一、7系列FPGA的时钟资源
时钟资源解释：
|-------|-----------|
| BUFG | 全局时钟缓冲器 |
| BUFH | 水平时钟缓冲区 |
| BUFIO | IO时钟缓冲器 |
| BUFR | 区域时钟缓冲器 |
| BUFMR | 多区域时钟缓冲器 |
| MMCM | 混合模式时钟管理器 |
| PLL | 锁相环 |
PLL（Phase-Locked Loop） ：纯模拟锁相环，结构精简，抖动更小、功耗更低，但功能"够用就好"
MMCM（Mixed-Mode Clock Manager）：PLL + 数字相位补偿逻辑，在 PLL 基础上加了动态相位调整、分数分频、扩频、双时钟输入切换，输出路数也更多
PLL 与MMCM相比的抖动性能反而比更好（7 系大概 PLL ≈ 50ps、MMCM ≈ 75ps），因为 MMCM 那坨数字补偿逻辑会引入额外抖动。所以"MMCM 是高配、PLL 是低配"这个说法不准确，应该叫"通用款 vs 扩展款"。
总结：BUFG（全局时钟）可以控制所有时钟资源，BUGR（区域时钟）可以控制某个区域的时钟资源，BUFIO(IO时钟)只能控制对应区域的IO资源。所有的时钟资源都可以驱动MMCM、PLL让其产生分频或者倍频。
二、什么情况下选择使用时钟IP核
建议外部时钟进来后直接接上CMT时钟模块，哪怕是不分频也不倍频也能起到消抖优化时钟信号的作用。
三、创建IP核
