【源码】一文读懂 TDOA 无源时差定位原理

源码资源:

1、【LVDS工程源码】

2、【CORDIC工程源码】

3、【源码]FIR + EMA零 DSP,适用于极低资源消耗

4、源码xilinx FPGA的高精度互相关时延估计

5、本项目工程👉TDOA无人机无源定位系统全套工程源码---基于Zynq平台的时差提取与定位解算


📡通信 / 雷达定位方向毕设、科研仿真、工程开发看过来!

1 时差估计原理

无源时差估计的方法分为两种:直接法和间接法。其中,通过基站直接测量目标源发射信号到达基站所花费的时间的方法是直接法,而得到信号到达的时间差是需要知道目标源发出信号的时间点与接收信号的时间点,从而得到时间差。但是,无源时差定位是无法知道目标源发射信号的时间点的,因此也就不可能通过直接法来测出信号由目标源到达各接收基站的绝对到达时间。

并且,这种方法对目标源以及各接收基站之间的时间同步要求非常高,以目前现有的技术是非常难以实现的。

可想而知,在实际工程中,大多数都是采用间接法来估计测量基站接收到目标源所发出的同一信号之间的时间差。

间接法仅仅要求基站之间的时间同步而不需要基站与目标源之间也要时间同步,这在实际工程项目中是比较容易实现的。

2 时差定位原理

无源时差定位系统一般是由多个测量基站组成,通过各基站测得的目标源所发出信号的到达时差信息来进行定位解算]从而实现定位,这又可称为双曲线定位。

当在同一平面即二维平面中,目标源发射信号分别到达两测量基站之间的时间差,由此来确定一个双曲线。平面上有三个测量基站就能确定两个双曲线,两个双曲线会有交点,通过先验信息去除虚假交点从而测得目标源位置。测量基站数目越多得到的先验信息越多目标源的定位越精确。

二维三个测量基站定位的简单模型,如图所示。

二维空间定位原理模型

当在空间直角坐标系中即三维空间定位,目标源发出信号分别到达两测量基站之间的时间差就会形成一个双曲面,双曲面相交就可得到相交线,再线线相交就能有个交点。多个时间差形成的双曲面的交点就是目标源位置。同二维空间定位一样,三维中测量基站数目越多目标源定位越精确。

三维四个测量基站定位的简单模型,如图所示。

三维空间定位原理模型

在三维空间中若有n个测量基站来对目标进行定位,能测得n-1个基站间的时差差值。再利用时间差值得到的n-1个双曲面相交的相交曲线,然后再线线相交得到定位交点完成目标源定位。在n个测量基站中必须先确定一个基站为主站,其余测量基站为辅站。

在此,我们假设目标源坐标位置为(x,y,z),则n个测量基站的位置设为:(xi,yi,zi)(i=1,2,3,。。。n-1)。

设主测量基站BS0的坐标位置为(x0,y0,z0),则其它辅测量基站BSi位置(xi,yi,zi)与主站之间的距离差为▲d,基站BSi与目标源MS之间的距离为di。

根据基站与目标源的距离,可以的到双曲线方程,如下:

其中,C为信号传播速度,ti0是测量基站BSi与基站BS0分别接收到目标源发出信号的时间到达差。目前,比较常用且较为经典的定位算法就是Chan定位算法和泰勒定位算法。

由距离公式有:

由式(3.1)可以看出无源时差定位方程不是一个线性方程,而是非线性方程。对于解非线性的这类方程时,通常会将其化为线性方程再来进行解算。通过式(3.2)、(3.3)可以将式(3.1)转化为线性方程,其具体转化过程如下:

由式(3.3)有:

根据式(3.1)有:

根据式(3.4)和(3.5)得:

其中:

将式(3.6)变成矩阵形式:

其中:

矩阵方程(3.7)的线性方程组,达到对定位方程线性化的目的。


本章介绍了无源时差估计和时差定位原理。时差估计是测量信号到达测量基站之间的时间差;时差定位是通过解定位方程然后确定目标源的位置因为定位方程是一个非线性方程,无源时差定位也是一个非线性方程求解问题,对于非线性方程问题通常采用的解决方法有:线性化、迭代运算。在本文就是通过这两种方法进行定位解算。

源码:TDOA无人机无源定位系统全套工程源码---基于Zynq平台的时差提取与定位解算

相关推荐
JoYER_cc4 小时前
FPGA 调试实录:LED 闪烁程序从踩坑到仿真验证的完整经验总结
fpga开发
ktd0077 小时前
复旦微开发环境搭建流程备忘录
fpga开发
ERROR:997 小时前
陈工,试试Agent开发FPGA
fpga开发
威嵌神州10 小时前
复旦微 FMQL100TAI 开发 8 问:仿真器、系统、接口高频问题解答
人工智能·嵌入式硬件·fpga开发
北京青翼科技11 小时前
青翼基于PCIe的VU13P FPGA信号处理板
fpga开发·fpga开发板·图像处理卡·pcie板卡
szxinmai主板定制专家11 小时前
NXP LS1046A 硬件方案: LS1046A+FPGA 异构加速架构实践
大数据·图像处理·人工智能·嵌入式硬件·fpga开发
Riwuarua1 天前
从近似0基础开始FPGA开发 -- part.14 JESD204协议、IP核与嵌入式初始化
fpga开发·jesd
第二层皮-合肥2 天前
Vivado 自动生成的 AXI‑Lite 从机 IP 的操作步骤
fpga开发
blue_ice .2 天前
Verilog DDS 数字信号发生器:DAC 输出模拟波形与 ADC 回采观测
开发语言·单片机·嵌入式硬件·fpga开发
薛定谔的bug~2 天前
【vivado】10G ibert 工程
fpga开发