PendSV与RISC-V trap——上下文切换的两种设计哲学

TL;DR ：PendSV是Cortex-M3为RTOS量身定做的"可挂起的最低优先级异常"------硬件替你锁存切换请求、压8个寄存器、双栈指针自动分家。RISC-V没有这个专属机关，只有一套通用trap机制------硬件只记三个CSR，31+2个寄存器全靠软件压栈，栈分家靠mscratch约定。但深挖下去两者惊人地同构：M3的"pend位"对应RISC-V的"mip挂起位+mret门控"，SVC对应ecall，PSP/MSP对应mscratch 。差异的本质不是功能缺失，而是ARM把RTOS的需求烧进硬件，RISC-V把决策权还给软件------代价与红利都在这。

---

〇、一个竞态问题，两套答案

一切从RTOS最经典的三难困境开始。假设中断里（比如SysTick）判定"该换任务了"：

时间 →
任务A运行 ──┐
            ├─UART ISR执行中 ──┐
            │                 ├─SysTick抢占进来："要切到任务B！"
            │                 │
            └─────────────────┘
此刻如果立刻切换，UART ISR还没跑完，它的现场会被腰斩

需求 ：切换请求必须"记账"，但要等一个安全边界再执行------所有ISR跑完、回到任务态前的那一刻。

两套答案：

	Cortex-M3	RISC-V
记账	ICSR的PENDSVSET位，硬件锁存	mip.MSIP挂起位（写CLINT的msip寄存器置位）
等待	PendSV优先级设为最低 → 硬件保证它永远排在中断队列末尾	trap入口自动清MIE → 挂起的MSIP在mret出口才放行
执行	PendSV异常（硬件半自动）	同一个trap handler（软件全自动）

同一个问题的两种物化。下面把两边拆到寄存器级。

---

一、PendSV解剖：ARM的"硬件懒人包"

1.1 PendSV是什么

PendSV（Pendable Service Call，可挂起服务调用 ），系统异常14号。三个身份特征：

1. 只能软件触发------没有外设能挂起它，触发方式是写ICSR（0xE000ED04）的PENDSVSET（bit 28）：

portNVIC_INT_CTRL_REG = portNVIC_PENDSVSET;   /* 就这一句，portYIELD_WITHIN_API */

2. pend是粘滞的 ------置位后请求被硬件记住，直到PendSV真正执行（或写PENDSVCLR清除）。请求与执行天然解耦，中间隔多少个中断都行。

3. 优先级最低（0xFF）------这是FreeRTOS的设计决定，也是PendSV的精髓：

/* port.c初始化：把PendSV和SysTick都压到最低优先级 */
portNVIC_SYSPRI2_REG |= portNVIC_PENDSV_PRI;   /* SHPR3(0xE000ED20) bit[23:16] = 0xFF */
portNVIC_SYSPRI2_REG |= portNVIC_SYSTICK_PRI;  /* bit[31:24] = 0xFF */

最低优先级+可挂起 = PendSV永远不可能打断任何ISR，只能在所有ISR排空后"捡漏"执行。这就是安全边界。

1.2 硬件替你干的活（异常入口自动行为）

进入PendSV时，M3硬件做的事：

硬件动作	对RTOS的意义
把{xPSR, PC, LR, R12, R3-R0}压入PSP所指栈	被切任务一半现场白送，软件只补R4-R11
切到MSP（handler模式固定用MSP）	内核代码天然跑在自己的栈上，不占任务栈
入口12个周期（零等待）	中断进入延迟固定，确定性好
尾链：出口处若还有挂起异常，免弹栈直接跳	连续异常处理省12个周期

栈分家是硬件banking：CONTROL.bit1选择任务态用PSP，异常态自动用MSP。两个栈指针物理上是两个寄存器，切换零成本。

1.3 FreeRTOS的PendSV_Handler逐行（GCC/Cortex-M真实代码）

xPortPendSVHandler:
    /* ① 读任务栈指针。此时硬件已把R0-R3,R12,LR,PC,xPSR压到PSP上 */
    mrs     r0, psp
    isb

    /* ② 定位当前TCB：pxCurrentTCB的第一个字段就是栈顶指针 */
    ldr     r3, =pxCurrentTCB
    ldr     r2, [r3]

    /* ③ 软件补齐另一半现场：R4-R11压入任务栈（Callee-saved由软件负责）*/
    stmdb   r0!, {r4-r11}

    /* ④ 更新TCB的栈顶。此刻任务现场保存完毕 */
    str     r0, [r2]

    /* ⑤ 把r3和LR压到MSP------因为要调C函数了，r3/LR会被vTaskSwitchContext破坏 */
    stmdb   sp!, {r3, r14}

    /* ⑥ BASEPRI抬到configMAX_SYSCALL优先级：屏蔽低优先级中断，高优先级照常 */
    mov     r0, #configMAX_SYSCALL_INTERRUPT_PRIORITY
    msr     basepri, r0
    bl      vTaskSwitchContext        /* 纯C调度决策 */
    mov     r0, #0
    msr     basepri, r0               /* 放行 */

    /* ⑦ 取新任务的栈顶，恢复R4-R11 */
    ldmia   sp!, {r3, r14}
    ldr     r1, [r3]
    ldr     r0, [r1]
    ldmia   r0!, {r4-r11}

    /* ⑧ PSP指向新任务栈；EXC_RETURN(LR)让硬件自动弹R0-R3等8个 */
    msr     psp, r0
    isb
    bx      r14                       /* LR=0xFFFFFFFD：线程态+PSP+基本帧 */

注意ARM分工的精妙：软件只碰8个寄存器（R4-R11）和TCB一个字段。xPSR、PC、参数寄存器的出入栈、栈指针切换全归硬件。

1.4 EXC_RETURN：0xFFFFFFFD魔数

bx r14时LR不装返回地址，装的是异常返回魔数：

值	含义
0xFFFFFFF1	返回handler模式，MSP，基本帧
0xFFFFFFF9	返回线程模式，MSP，基本帧
0xFFFFFFFD	返回线程模式，PSP，基本帧（FreeRTOS任务用这个）
0xFFFFFFE1/E9/ED	M4/M7带FPU扩展帧（bit4=0）

硬件解码这串魔数就知道：弹栈用PSP、弹几个字、回哪个模式。返回机制本身也被硬件语义化了。

---

二、RISC-V trap解剖：软件自负盈亏

2.1 一个入口收编所有异常

RISC-V没有PendSV这个专属异常，ecall、软件中断、定时器、外部中断全走同一个trap入口：

write_csr(mtvec, (uintptr_t)portTrapHandler);   /* direct模式，低2位=00 */

入口后靠mcause分流（bit31=1是中断，=0是异常------这是个经典大坑：中断11和异常11都存在，全靠最高位区分）：

mcause值	身份
0x80000003	机器软件中断（MSIP）------ISR里请求切换的通道
0x80000007	机器定时器中断（MTIP）------tick
0x8000000B	机器外部中断（MEIP）------PLIC外设
0x0000000B	机器态ecall ------任务级portYIELD()

2.2 硬件只做三件事

RISC-V trap入口的全部硬件动作：

mepc   ← PC              # 陷阱点地址
mcause ← 原因
mstatus: MPIE ← MIE；MIE ← 0；MPP ← 之前的特权级
PC     ← mtvec

对比M3：不压一个通用寄存器、不切栈指针、不分模式banking 。干净到近乎简陋------但注意一个隐藏福利：MIE自动清零意味着trap入口天然原子，不需要先关中断再进临界区。

2.3 软件帧：31+2个寄存器

M3软件只存8个（R4-R11）；RISC-V软件要存全部31个通用寄存器+mepc+mstatus：

portTrapHandler:                          # 示意骨架（RV32IMAC无FPU版）
    # ---- 入口。此刻sp = 任务栈，mscratch按约定持有内核侧指针 ----
    csrrw   sp, mscratch, sp              # ★ 与mscratch互换：拿到有效工作栈
    addi    sp, sp, -portCONTEXT_SIZE     # 帧=33槽×4B=132B，对齐到16
    sw      ra,  FRAME_RA(sp)             # x1，逐一压入
    sw      gp,  FRAME_GP(sp)             # x3
    sw      tp,  FRAME_TP(sp)             # x4
    sw      t0,  FRAME_T0(sp)             # ... t0-t6, s0-s11, a0-a7 ...
    sw      a0,  FRAME_A0(sp)             # 含a0=参数寄存器（ecall前刚装好的）
    csrr    t0, mepc
    sw      t0, FRAME_MEPC(sp)            # 任务PC
    csrr    t0, mstatus
    sw      t0, FRAME_MSTATUS(sp)         # 任务的mstatus（MIE状态等）

    # ---- 分流 ----
    csrr    a0, mcause
    bltz    a0, .Lexception               # bit31=0 → 异常路径
    li      t1, MIP_MTIP >> 1             # 7：定时器 → tick
    beq     a0, t1, .Ltimer
    j       .Lexternal                    # 3/11：软件/外部中断
.Lexception:                              # 11：ecall → 任务主动yield
    ...
.Ltimer:
    call    xTaskIncrementTick            # 返回非零=需要调度
    beqz    a0, .Lexit
    ...
    # ---- 统一切换点：存TCB → vTaskSwitchContext → 读新TCB ----
    # ---- 出口，镜像弹栈 ----
.Lexit:
    lw      t0, FRAME_MSTATUS(sp)
    csrw    mstatus, t0
    lw      t0, FRAME_MEPC(sp)
    csrw    mepc, t0
    # ...31个寄存器按压栈镜像次序弹出...
    addi    sp, sp, portCONTEXT_SIZE
    csrrw   sp, mscratch, sp              # ★ 换回任务栈
    mret                                  # mepc→PC，MPIE→MIE，MPP→特权级

帧布局三处一致 是铁律：portASM.S的槽位偏移 = pxPortInitialiseStack的伪造顺序 = 栈溢出检测的水位线。错一个offset，症状是"跑几秒后跳飞"。

2.4 mscratch：没钱没银行，自己造约定

M3的PSP/MSP硬件分家在RISC-V的等价物是mscratch约定：

• 任务运行时：mscratch存着"内核侧要用的指针"（内核栈指针，或TCB栈顶字段地址------各port写法不同）
• trap入口第一条指令csrrw sp, mscratch, sp原子互换：sp拿到有效工作栈，任务sp被寄存到mscratch里保管
• 出口再换回来

一个CSR+一条原子指令，顶替了ARM的栈指针banking。Zephyr等RTOS则用mscratch存per-CPU状态指针，殊途同归------单寄存器约定解决"裸入口如何找到组织"。这就是"ISA最小化，约定补硬件"的RISC-V哲学。

2.5 mip.MSIP：RISC-V的"隐形PendSV"

最容易被忽略的对应关系------mip的挂起位+mret门控，就是RISC-V版的pend机制：

1. ISR里判定要切换：写CLINT的msip寄存器=1 → mip.MSIP挂起位置位
2. 此刻在trap handler里MIE=0，软件中断进不来------请求被硬件记在账上
3. 当前handler走完，mret恢复MIE → 硬件立刻检测到MSIP pending且使能 → 当场重新trap，mcause=机器软件中断
4. handler分流到切换路径，执行换人

对照M3：PENDSVSET写ICSR ↔ MSIP写CLINT；PendSV最低优先级排队 ↔ MIE门控在mret放行；尾链直达 ↔ mret后立即重入。结构同构，实现路径不同。

微妙差别：M3的PendSV在执行期间仍可被高优先级中断打断（BASEPRI只屏蔽低位）；标准RISC-V整个handler期间全局关中断，切换时间全部计入中断延迟。

---

三、八维度总账

维度	Cortex-M3 PendSV	RISC-V trap	差异本质
触发通道	ICSR.PENDSVSET（1条store）	ecall（任务态）/ CLINT.MSIP（ISR态）	RISC-V双通道，M3单通道
硬件压栈	8个（R0-R3,R12,LR,PC,xPSR）	0个	M3硬件白送一半现场
软件压栈	8个（R4-R11）	31个+mepc+mstatus	帧大小32B vs 132B
栈分家	PSP/MSP硬件banking	mscratch软件约定	零成本 vs 1条原子指令
挂起语义	pend位+最低优先级	mip位+MIE门控于mret	同构实现
抢占保护	BASEPRI分层屏蔽	MIE一刀切	M3保住高优先级ISR零延迟
返回机制	EXC_RETURN魔数（bx r14）	mret（mepc+mstatus.MPP）	RISC-V更显式，无魔数
首任务启动	SVC 0魔法	设mepc+mstatus后mret	见§4.4

---

四、四个深挖点

4.1 SVC↔ecall，PendSV↔MSIP：一一对应的四象限

把两种触发方式放到一张图上，两套架构竟是对称的：

            立即执行               延迟到安全边界
M3       SVC(同步陷入)          PendSV(挂起+最低优先级)
RISC-V   ecall(同步陷入)        MSIP(mip挂起+mret门控)

• 任务上下文里请求切换：直接ecall（等价SVC）------反正任务态做切换是安全的，立即办
• ISR上下文里请求切换：挂起MSIP（等价PendSV）------当前ISR先跑完，mret出口办

FreeRTOS在Cortex-M上任务和ISR都走PendSV （统一通道，任务态多绕一点点）；在RISC-V上分成两条路。M3收敛于一个机关，RISC-V组合两个机关。

4.2 双栈：banking vs 约定

M3：PSP/MSP是物理banked寄存器，异常入口硬件自动 换到MSP，内核代码不占任务栈一个字节，msr psp, r0一条指令完成栈交接。

RISC-V：只有一个sp。mscratch约定补位------但约定需要三方遵守（初始化代码、trap入口、出口），任何一方漏改，栈就串了。典型翻车现场：第三方中断向量库有自己的入口代码不认识你的mscratch约定 → 内核栈被任务栈污染 → 灵崩。

4.3 中断延迟模型：分层 vs 一刀切

M3最优雅的设计是BASEPRI分层：

优先级 > configMAX_SYSCALL（如0~4）  → 永不被内核屏蔽：零延迟ISR
优先级 ≤ configMAX_SYSCALL           → 可被屏蔽：才允许调FromISR API

切换期间高优先级ISR照常抢占PendSV------实时性强的任务几乎不感知内核存在。

标准RISC-V：MIE只有一位。trap handler整个执行期间（含上下文切换）所有中断排队。中断延迟上限=最长handler。对策三条：

1. ISR做薄：handler里只做登记， defer到任务处理
2. CLIC（见§七）：硬件优先级+抢占阈值，找回九成NVIC功力
3. 把切换时间压短：关FPU的RV32IMAC帧只有132B

4.4 首任务启动的两种魔法

M3的双段魔法：SVC进场+魔数退场。

vPortStartFirstTask:
    ldr     r0, =0xE000ED08
    ldr     r0, [r0]        /* VTOR → 向量表 */
    ldr     r0, [r0]        /* 取第0项：初始MSP值 */
    msr     msp, r0         /* 恢复主栈，清掉main()的栈垃圾 */
    svc     0               /* 同步陷入SVC_Handler */

vPortSVCHandler:            /* 它根本不保存现场------直接"从空气中"恢复 */
    ldr     r3, =pxCurrentTCB
    ldr     r1, [r3]
    ldr     r0, [r1]        /* 首任务栈顶（pxPortInitialiseStack伪造的现场）*/
    ldmia   r0!, {r4-r11}
    msr     psp, r0
    bx      r14             /* EXC_RETURN=0xFFFFFFFD → 硬件弹伪帧，直落首任务 */

诀窍：pxPortInitialiseStack往任务栈里伪造了一套硬件帧 （xPSR带Thumb位、PC=任务函数、LR=prvTaskExitError、R0=参数），SVC的"异常返回"把这套假帧当成真现场弹出去------用一次假退出骗过硬件。

RISC-V的直通车：没有魔数可骗，也不需要骗。

/* xPortStartScheduler尾部（示意）*/
write_csr( mepc,   (uintptr_t)pxPortInitialiseStack现场的任务PC );
write_csr( mstatus, MSTATUS_MPP_MASK /* Machine */ | MSTATUS_MPIE /* 开中断 */ );
mret;      /* mepc→PC，直接开进首任务 */

对等手法仍是"伪造现场+特权级返回指令"，但mret不认识魔数，所有语义显式写在CSR里------可调试性反而更好（能直接读mepc知道将跳哪，M3的0xFFFFFFFD得查手册）。

---

五、性能账本

以一次完整任务切换（无FPU，100MHz）粗算：

项	Cortex-M3	RV32IMAC
软件压/弹寄存器	8对=16次访存	31+2对=66次访存
栈指针切换	硬件（0成本）	2条csrrw
入口/出口硬件开销	12+12周期（无尾链）	约各5周期
调度决策vTaskSwitchContext	两边相同	同左
合计量级	~100-150周期（1-1.5μs）	~200-300周期（2-3μs）

带FPU的账更难看：RV32F双倍帧（+264B），M4靠lazy stacking延迟到真用FPU才压栈，多数切换直接跳过FPU现场------M3/M4的红利。

但反过来看：132B的帧换来的是绝对可控------所有访存地址、所有指令序列白纸黑字在.S文件里，cache行为可精确预测（无cache MCU无所谓，带Dcache的SoC上RISC-V软件帧可精确做cache line对齐优化，M3的硬件压栈则完全黑盒）。

---

六、尾链与迟到者：M3的流水线特权

M3硬件还有两招RISC-V标准完全没有的：

• 尾链（tail-chaining） ：PendSV退出时若SysTick已在挂起，硬件跳过弹栈-压栈直接跳进下一个handler，省约12周期。RTOS高频tick下累积可观。
• 迟到者（late-arriving）：压栈途中来了更高优先级中断，硬件先服务它，已压的栈不浪费。

标准RISC-V每次trap都是全款进出：完整压栈→处理→完整弹栈。两个背靠背中断（如tick后紧跟软件中断切换）在RISC-V上要付两次全帧。CLIC的硬件向量直跳部分补这块。

---

七、CLIC：RISC-V的反击

标准RISC-V的中断短板不是终点，**CLIC（Core-Local Interrupt Controller）**把控制权收回核内：

能力	标准CLINT/PLIC	CLIC
每源优先级	无（CLINT）/核外（PLIC）	核内256级，每源可设
抢占嵌套	无	硬件抢占，接近NVIC
向量分发	mtvec表4字节槽	紧凑表（2字节对齐的j指令）+选择性硬件向量直跳
RTOS收益	全靠软件帧	恢复BASEPRI式分层、缩短分发路径

GD/沁恒等新RISC-V MCU已普遍带CLIC，FreeRTOS官方port有configCLIC_BASE_ADDRESS版本。历史在重演：RISC-V阵营正在把NVIC的机关一件件补回来------只是这次以可选扩展而非强制捆绑的形态。这是两种哲学的又一次对撞：M3的"全家桶"vs RISC-V的"模块化组装"。

---

八、工程清单（移植/排障两用）

1. 帧偏移三处一致：portASM.S ↔ pxPortInitialiseStack ↔ 栈检测水位
2. mcause读法：先判bit31再比对低位------漏判bit31必翻车（中断11 vs ecall撞号）
3. mtimecmp防暂态：RV32写64位比较器先抬高位再写低位
4. mscratch约定闭环：第三方中断库的入口若不守约定，需包一层适配
5. tick时钟源实测 ：vTaskDelay(1000)掐表，mtime频率≠CPU主频是头号错因
6. BASEPRI概念迁移 ：裸CLINT平台无对应物，configMAX_SYSCALL_INTERRUPT_PRIORITY失效是正常的，别硬搬
7. FromISR链路压测 ：外设中断里xQueueSendFromISR+请求切换，跑满1小时
8. 官方port起步 ：portable/ThirdParty/GCC/RISC-V/已覆盖CLINT/CLIC/有无FPU变体------先跑通再改地址，别从零造轮子（除非在写书）

---

九、总结：哲学层

PendSV是ARM替RTOS预先支付的硬件首付：pend位、自动压栈、双栈banking、尾链优化------开箱即用，代价是架构绑定与黑盒。

RISC-V trap是零首付的毛坯房：硬件只出三个CSR和一条mret，31个寄存器、栈分家、挂起门控全靠软件装修------代价是132B软件帧和一字排开的中断延迟，红利是每一行切换代码都可见、可改、可对齐cache、可裁剪（RV32E砍到66B帧）。

一句话：把M3的PendSV_Handler逐行读懂，等于同时学会了RISC-V trap handler该写什么------因为它俩是同一道题的两份答案，一份由硬件代答，一份留给你手写。真正的port能力，是能对着其中一份，默写出另一份。

---