🏆 今日精选（来自 立创开源硬件平台）
- 项目名称：LogicPi 双通道示波器 V2
- 项目类型：示波器（内置信号发生器）
- 项目链接：https://oshwhub.com/greentor/logicpi-shi-bo-qi-v2
- 项目图片：
LogicPi V2 整机与核心规格：
手持整机正面配 480×320 LCD 触摸屏，顶部为 MCX 输入接口与按键，侧面可见电池仓与散热孔。
LogicPi V2 多角度实物：
展示整机侧面接口、编码器、顶部按键与 PCB 布局，可见模拟前端、FPGA 与 STM32H7 区域。
- 硬件平台：高云 FPGA (Gowin GW2A 系列) + STM32H7 (Cortex-M7 @480MHz)
- 开源状态 ：项目页标注提供原理图 + PCB + BOM + 4 个 STEP 3D 外壳（立创 EDA 专业版，标注 4 页原理图：底板 ADC 模拟电路 / 控制_DAC / 电源 / 核心板）| 软件 仅提供编译版固件（源码需加入 QQ 群获取）。2026-09-02 复核 ：本机桌面 EDA 已成功打开工程并通过 Run API Gateway 桥接导出
schematic1_1全部 4 页原理图 PDF（白底黑图、单独页面），详见文末「完整原理图」节 - 核心亮点 ：
- 采样率与带宽：单通道最高 500 MSa/s，双通道各 250 MSa/s；单通道模拟带宽 40 MHz，存储深度 64K 点
- 二合一仪器：内置 DDS 信号发生器，频率最高 50 MHz 可调，幅度挡位可调，基本波形可调------一台设备同时是示波器和函数发生器
- 异构双核架构：高云 FPGA 负责高速 ADC 采集（AD9288 双通道 100 MHz ADC）+ DDS 波形输出（3PD5651 125 MSPS DAC）；STM32H7 负责 DSP 处理、控制逻辑与 480×320 触摸屏 GUI 交互；两者通过 QSPI + I²C 通信
- 完整功能集：垂直挡位 10 mV/div ~ 2 V/div，水平挡位 10 ns/div ~ 5 s/div；支持光标模式、4 个自动测量项、数学运算 FFT、多种触发模式（Auto/Normal/Single）、暂停回放、波形辉光显示
- 高完成度工程：立创 EDA 专业版完整工程（4 页原理图 + PCB + BOM）+ 底板正式版/测试版双版本 + 顶板独立面板板 + 4 个 STEP 3D 外壳模型文件；LGPL 3.0 开源协议；复刻文档在飞书持续更新迭代
- 推荐理由：国产 FPGA + STM32H7 异构双核实现 500 MSa/s 双通道示波器 + 50 MHz 信号发生器二合一，4 页完整原理图全公开且附飞书复刻文档------这是目前中文开源社区完成度最高的 DIY 数字示波器项目之一，从模拟前端 AD603 压控增益到 FPGA 高速采集再到 MCU 触控 GUI，覆盖了示波器设计的完整技术栈。
📋 项目简介
LogicPi 双通道示波器 V2 是作者 LogicPi 双通道数字示波器项目的第二代版本。与 V1 不同，V2 并非简单升级，而是对整个系统进行了重构，采用差异很大的方案，效果也大不相同，可对照参考复刻。
🔧 设备参数
- 架构：高云 FPGA（GW2A 系列）负责 ADC 采集与 DDS 输出，STM32H7（Cortex-M7 @480 MHz）负责 DSP、控制与显示交互；两者通过 QSPI + I²C 通信。
- 采样率：单通道最高 500 MSa/s，双通道各 250 MSa/s。
- 带宽：单通道 40 MHz；存储深度 64 K 点。
- 垂直/水平挡位：10 mV/div--2 V/div；10 ns/div--5 s/div。
- 功能：光标模式、4 个自动测量项、数学 FFT、多种触发、暂停回放、波形辉光显示。
- 信号发生器：内置 DDS，频率最高 50 MHz 可调，幅度/基本波形可调。
- 显示与交互：480×320 LCD 触摸屏 + 编码器 + 顶部按键；5 V 供电，支持电池供电。
🎯 项目背景
作者 greentor 在立创开源平台已发布 LogicPi V1 双通道示波器。V2 并非 V1 的简单升级，而是对整个系统进行了重构：改用高云 GW2A FPGA 负责高速 ADC 采集与 DDS 波形输出，STM32H7 负责 DSP、控制与 480×320 触摸屏 GUI 交互，通过 QSPI + I²C 实现异构双核协同。这一改动大幅提升了采样率、带宽与人机交互体验，使 V2 成为中文开源社区完成度最高的 DIY 数字示波器项目之一。作者在飞书持续更新复刻文档，并在 B 站分享演示视频，项目采用 LGPL 3.0 开源。
📊 核心参数
| 类别 | 型号/参数 | 说明 |
|---|---|---|
| 架构 | 高云 GW2A FPGA + STM32H7 | 异构双核 |
| 采样率 | 500 MSa/s（单）/ 250 MSa/s（双） | --- |
| 带宽 | 40 MHz | 单通道 |
| 存储深度 | 64 K 点 | --- |
| 垂直挡位 | 10 mV/div--2 V/div | --- |
| 水平挡位 | 10 ns/div--5 s/div | --- |
| 内置信号源 | 最高 50 MHz | DDS，幅度/波形可调 |
| 显示 | 480×320 触摸屏 | LCD |
| 供电 | 5 V / 电池 | --- |
📐 完整原理图（按功能区块）
LogicPi V2 由立创 EDA 专业版设计，工程内同一份原理图 schematic1_1 拆分 4 张图纸（页 1 ~ 页 4），分别承担电源、模拟前端、控制 DAC 与核心板四大功能。2026-09-02 已通过桌面 EDA 直接导出彩色 PNG 原理图（保留位号红色、网络飞线绿色、网络标签蓝色的原生配色，白底合成）。下面先给出一张 4 页总览，再按区块贴图分析（每张图纸按整页呈现，未做裁剪拼接）。
LogicPi V2 原理图 4 页总览（2×2）：
schematic1_1 的 4 张图纸依次覆盖：电源 → ADC 模拟电路 → 控制 DAC → 核心板；标题栏均为「LogicPi 双通道示波器 V2 / 底板 正式版 / V1.0」，前三页 A4、ADC 页为加宽版式。
📐-1 电源（第 1 页）
电源页给出整机全部供电轨：USB Type-C 输入 → 防反接 + 锂电池 BAT 路径 → 三路 DC/DC 给出 VCC_4V0 / VDD_5V0 / VDD_3V3。
LogicPi V2 电源页原理图：
USB-C (USB1) 输入，CC1/CC2 各接 5.1kΩ 下拉识别默认 5V 供电；SW1 (SK12D07VG5) 拨动开关控制整机通断；U2 (LM66200DRLR) 双通道理想二极管控制器，在 USB VBUS 与电池两条供电路径间自动无缝切换（R6 2kΩ）；U1 (MT3608) 升压 + D1 (SS34) 与 L1 10µH 组成对 BAT 锂电池的充电路径（R5 150k 反馈）；U5 (SLM6305) 为锂电池同步降压充电管理 IC------L4 10µH 储能、R12/R13 100mΩ 双电阻电流采样、NTC 引脚接电池温度检测、NCHRG/NSTDBY 充电状态指示；U4 (LMR54406DBVR) 降压 DC/DC（L3 22µH，R9/R11 40.2k/10k 反馈分压）给出 VDD_5V0 主供电轨；U6 (TPS82130SILR) 3A 降压模块再降出 VDD_3V3（R14/R16 反馈设定，L5 磁珠滤波）；页左中部的 DC/DC 级（L2 22µH 一带）产生模拟前端所需的 VCC_4V0 与 VEE_-4V0 正负双极性供电轨；最后 BAT 经 R17 51kΩ / R18 1kΩ / R19 760kΩ 分压为 BAT_ADC 送入 MCU 做电量检测。
📐-2 ADC 模拟电路（第 2 页）
模拟前端页是整张工程最长的一张（A3 加宽），包含两路完全对称的模拟通道 CH1/CH2，从 BNC 输入到 AD9288 并行输出，再到与 FPGA/STM32H7 互联的接插件。
LogicPi V2 ADC 模拟电路页原理图：
每通道信号链为：MCX/BNC 输入（RF1 磁珠做 EMI 抑制）→ C34 耦合 + R22 49.9Ω 输入匹配 / R23 1MΩ 高阻偏置 → K1 继电器做 AC/DC 耦合切换（Q1 SS8050 NPN 由 CH1_RE 信号驱动线圈）→ R33 820kΩ / R24 47kΩ 与 C37 390pF / C40 15pF 组成的宽带衰减补偿网络 → U8 (AD8607ARZ) 轨到轨 CMOS 运放做缓冲放大（输出 CH1_GAIN 网络）→ D8 开关二极管钳位保护 ADC 输入 → U10 全差分放大器（R25/R26/R29/R30 四只 430Ω 精匹配反馈网络决定增益，CH1_OFFSET 注入直流偏置，VOCM 由 ADC1_REF 基准设定，差分输出 ±OUT 直接驱动 ADC）→ U7 (AD9288BSTZ-100) 双通道 8 位 100 MSPS ADC（REFINA/REFINB 基准输入配 C26 100nF + C27 4.7µF 退耦，ENCA/ENCB 接收采样时钟）→ 8-bit ×2 并行数据总线 ADC1_D0A~D7A / ADC1_D0B~D7B 送往核心板。下通道 CH2 结构完全对称（信号名以 ADC2_* 区分），两通道器件同批次同布局，保证增益/相位一致性。
📐-3 控制 DAC（第 3 页）
控制 DAC 页承担 DDS 信号发生器输出与系统控制互联：左侧为 40-pin FPC 连接器 (FPC1)，把 ADC_D0~15 数据总线、DAC_D1~14、DAC_CLK / FS / CLR、CH1_RE / CH2_RE、CH1_OFFSET 等全部控制/数据信号引给核心板；中部与右侧为两颗 DAC、差分转单端运放、输出缓冲与两路 BNC 输出；页面下方还布置了 2×EC11 编码器、USB Type-C 接口与独立按键。
LogicPi V2 控制 DAC 页原理图：
两颗 DAC 分工明确：U19 (DAC904E/2K5，14 位 165 MSPS 并行高速 DAC，DAC_D1~D14 直驱) 的差分电流输出 IOUT/IOUT#（OUT_P/OUT_N）经差分运放转单端、RC 滤波后由 U20 (LMH6643MAX/NOPB 高速运放) 缓冲，经 RF3 (KH-BNC50-3511) BNC 输出主波形 VOUTA；U17 (DAC8568ICPWR，16 位 4 通道 SPI DAC，SCLK/DIN/SYNC#/LDAC#/CLR# 控制，片内 VREFIN/VREFOUT 配 DAC_REF_2V5 基准) 提供高精度直流偏置与低频辅助波形（VOUTA/C/E 多路输出，VOUTB/D/F/H 未用）；两路输出链路对称布置（第二组经 U22 LMH6643 缓冲输出 VOUTC 第二通道）；DAC_REF_2V5 / VDD_5V0 / VEE_±4V0 多档基准与负轨支撑模拟部分；右下两颗 EC11 编码器（A/B/E 三相 + 按键，10 kΩ 上拉）实现旋钮调节；页内 H1H3、S1S4 测试点便于整机调试。
📐-4 核心板（第 4 页）
核心板页不是传统意义上的电路原理图，而是 LogicPi V2 配套「逻辑派」核心板的实物展示 + 40-pin 引脚映射速查：上半部为核心板实物照片与左右两张引脚对照表，下半部为底板上两个 2×20 排针的连接原理图。
LogicPi V2 核心板页原理图：
中部为「逻辑派」核心板实物照片（板载主控 SoC、数码管、USB 口，丝印「逻辑派」），是整机的数据处理与人机交互中枢；左右两张对照表给出 40-pin 排针的引脚编号 ↔ 信号名 ↔ 复用功能（TIM1_CH1 / CAN1_TX / USBDP / TIM8_CH1 / USART2_RX / SDI1_SDA / TIM15_CH1 等，彩色标签按外设类型分类），左表为排针侧信号（K16/J14/F14/C16/A14/C9/N10/T13 等），右表为另一侧映射（PA12/PB11/PB0/G15/G16/L9/I8/M6/N7 等）；下方两张小图为底板 J3/J4 排针的连接原理图：ADC_D0~D15 数据总线、DAC_D1~14 数据与控制信号、CH1_RE / CH1_OFFSET / CH2_RE 等 40 根信号经排线与核心板一一互联，完成高速采集数据回传与前端控制的最后一步。