FPGA功能仿真:VShark正式亮相,换仿真器不用换习惯

VShark是泛联新安自研的国产功能仿真引擎,针对FPGA/ASIC设计进行功能与时序仿真。支持SystemVerilog、Verilog、VHDL及混合语言,兼容UVM 1.2验证方法学;预置Vivado仿真库,继承ModelSim操作习惯;单核性能可支撑千万门级项目,适配国产操作系统。

01 仿真器, 为什么 是FPGA工具链里最难替代的一环 ?

功能仿真是FPGA验证的中枢:RTL写完要仿真,改一版要回归,覆盖率没达标要补用例再仿真。一个中型项目跑下来,仿真器的工作时间以千小时计。

国产工具在Lint、CDC、编译加速等环节陆续破局,唯独仿真器,是公认最难啃的一块。难在哪?不是"能不能仿真",而是三个惯性:

习惯的惯性。 工程师用了十年ModelSim,命令行、波形窗口、断点调试已形成肌肉记忆。换工具等于重新学走路,团队生产力先跌一个档。

库的惯性。 仿真离不开器件库。换仿真器,库的编译、映射要重新折腾一遍。

方法学的惯性。 现在的验证环境不是几个initial块,是完整的UVM框架,agent、sequence、scoreboard一层压一层。仿真器对UVM的支持深度,直接决定迁移是否可行。

三个惯性叠加,构成了"明知该换、就是不敢换"的行业困局。这也是VShark要解的第一道题。

02 VShark:把迁移成本打到最低的国产仿真引擎

一句话定位:一款国产自主的功能仿真引擎,让团队用熟悉的习惯,跑在自主可控的底座上。

五组核心能力

多语言仿真。 VShark支持SystemVerilog、Verilog、VHDL及混合语言,覆盖RTL与门级仿真、功能与时序仿真。这意味着团队的存量工程可以直接迁移过来跑,不需要因为换仿真器而修改设计代码。

无缝迁移。 VShark预置了Vivado仿真库,继承ModelSim用户操作习惯,界面与命令引擎可独立运行。团队上手快,脚本流程可沿用,迁移过程不需要重新培训、不需要改写脚本。

性能底座。 VShark采用统一编译数据库、支持跨平台运行;在编译阶段进行代码优化,在解释阶段完成仿真交互;单核性能可支撑千万门级项目。大设计不用绕道,单机扛得住,不需要为规模问题额外采购硬件。

调试分析。 VShark提供断点设置、单步调试、实时波形显示、信号修改等完整调试能力;支持代码与功能覆盖率分析;兼容UVM 1.2验证方法学。从跑仿真到定位问题,在一个环境里闭环完成,不需要在多个工具之间来回切换。

国产化定制。 VShark适配多平台及国产操作系统;支持报告定制;支持场景仿真库级定制(如故障注入)。信创环境可部署,特殊场景可扩展。

两个关键设计

"继承ModelSim操作习惯"是刻意设计,不是妥协。

国产替代最大的敌人从来不是技术差距,而是切换成本。VShark让工程师保留既有操作路径,团队迁移周期从"重新培训"压缩到"上手即用"。

"定制场景仿真库"是国产工具独有的弹性。

故障注入这类特殊验证场景,国外工具靠标准产品加插件,交付周期长、定制门槛高。VShark面向国内客户的实际场景做库级定制,这在军工、航空航天等特殊验证需求场景,是实打实的差异化。

03 在"逻辑工厂"中的位置:三引擎协同

VShark不是孤立的单品,它是泛联新安「FPGA逻辑工厂」动态仿真阶段的排头引擎。仿真结果自动汇入质量仪表盘,与静态验证数据、硬件在环数据贯通,构成版本准出的量化依据。

在逻辑工厂的动态仿真阶段,三引擎各管一个维度:

VShark:功能仿真,验证"对不对",覆盖功能验证全场景,覆盖率收集、断言检查、波形调试一站式完成;

AccEmu:仿真加速,验证"快不快",MHz级硬件仿真,回归从天级压缩到小时级;

AccComp:编译加速,迭代"快不快",分布式编译3-8倍加速;

单看VShark,它解决的是"仿真器这个环节有没有国产选项";放进三引擎,它解决的是"验证正确性的把关人是谁"。

04 实证

民机高升力系统DO-254 DAL A级适航项目 中,VShark承担UVM功能仿真环节,与VHawk-Lint/CDC、AccHIL组成完整工具链,最终实现需求与结构覆盖率验证100%,支撑最高等级DAL A适航取证。

FAQ

Q1:VShark能替代ModelSim吗?

VShark支持SystemVerilog/Verilog/VHDL混合仿真,预置Vivado仿真库,继承ModelSim操作习惯,兼容UVM 1.2。存量工程和UVM环境可平滑迁移,具体项目建议先做用例实测验证。

Q2:迁移成本高吗?

操作习惯层面基本零门槛,界面与命令体系对ModelSim用户友好;仿真库预置Vivado库,常用工程直接接入。复杂工程的迁移工作量与项目规模相关,可联系团队评估。

Q3:设计规模有上限吗?

单核性能可支撑千万门级项目。更大规模的回归验证,可与AccEmu仿真加速平台协同,回归从天级压缩到小时级。

相关推荐
dadaobusi10 小时前
学习:chiesel,scala
学习·fpga开发·scala
爱吃汽的小橘10 小时前
异步FIFO核心揭秘:格雷码与指针同步
fpga开发
璞致电子11 小时前
基于 P201Pro | 接收端基础知识——Costas环锁定后为何仍会错?DQPSK与前导码相位校正(6)
经验分享·fpga开发·ad9361·软件无线电·sdr·qpsk·pzsdr
璞致电子1 天前
基于 AD9361 (PZSDR‑P201Pro) 软件无线电实战综述:从板卡选型、硬件平台升级到 GNU Radio QPSK 完整收发链路
经验分享·嵌入式硬件·fpga开发·软件无线电·sdr·璞致电子
炎龙铠甲会合体1 天前
从 SPEC 到上板:在 Zynq-7020 上用 RTL 手写一个 YOLO 卷积加速器(完整教程)
yolo·fpga开发·axi·芯片验证
FPGA小徐1 天前
Vivado 按键消抖与复位模块代码修复详解:KEY_TOP、key、rst_gen 完整实战
fpga开发
炎龙铠甲会合体1 天前
AXI2ICACHE— AXI4-Full 四路组相联指令 Cache 设计与 UVM 验证
fpga开发·面试·芯片验证
bingcheby1 天前
FMQL15/20/45 (复旦微青龙系列 PSOC)新手使用说明
fpga开发
漫漫长远1 天前
低功耗UPF介绍(一)
笔记·嵌入式硬件·学习·fpga开发
自小吃多2 天前
【Verilog/FPGA】存储器(数组)
嵌入式硬件·fpga开发