MOS系列文章目录
《MOS 选型要点(一):V (BR) DSS击穿耐压和漏极电流上限与工程计算》
《MOS 选型要点(二):导通电阻、漏源截止漏电流和栅极与源极之间的漏电流参数剖析》
《MOS 选型要点(四):阈值电压 VGS (th)、结电容与栅极电荷》
《MOS 选型要点(五):栅源电压VGS额定值、驱动条件、温度特性与 ESD 防护》
《MOS 选型要点(七):体二极管反向恢复危害、尖峰成因与优化措施》
《MOS 选型要点(九):慢开快关不对称栅极驱动原理、取舍与工程设计要点》
文章目录
- MOS系列文章目录
- [一、阻性负载: V D S V_{DS} VDS与 I D I_D ID同步变化](#一、阻性负载: V D S V_{DS} VDS与 I D I_D ID同步变化)
- 二、感性负载:电流与电压的时序分离
-
- [1. 开通过程(电流先到,电压后到)](#1. 开通过程(电流先到,电压后到))
- 2.关断过程(电压先飙升,电流后跌落)
- 三、工程影响与实际意义
MOSFET 的开关瞬态过程与负载特性密切相关,主要分为阻性负载 和感性负载两类。
一、阻性负载: V D S V_{DS} VDS与 I D I_D ID同步变化
阻性负载没有储能元件,其电压与电流由欧姆定律直接耦合:
V D S = V D D − I D ∗ R l o a d V_{DS}=V_{DD}-I_D*R_{load} VDS=VDD−ID∗Rload
MOS 开通时 I D I_D ID上升与 V D S V_{DS} VDS下降同步完成 ;关断时则同步反向。开关过程中 V D S V_{DS} VDS 与 I D I_D ID的交叠时间极短,开关损耗较小。
二、感性负载:电流与电压的时序分离
感性负载(如电机)的核心特性是电流不能突变 ( V L V_L VL=L* d i d_i di/ d t d_t dt)。这导致开通与关断过程中, V D S V_{DS} VDS 与 I D I_D ID的变化存在明显的时序错位。
1. 开通过程(电流先到,电压后到)
MOS 开通可分为两个阶段:
- 阶段一:电流建立期 I D I_D ID从 0
快速上升至负载电流 I L I_L IL, V D S V_{DS} VDS保持接近 V D D V_{DD} VDD(高压)。续流二极管仍导通,将漏极电位钳位,MOS工作于恒流区(饱和区),电流受栅压控制,但漏极电压尚未释放。 - 阶段二:电压下降期
I D I_D ID维持在 I L I_L IL不变, V D S V_{DS} VDS从 V D D V_{DD} VDD迅速跌落至 I D I_D ID⋅ R D S ( o n ) R_{DS(on)} RDS(on)(低压)。当 I D I_D ID达到 I L I_L IL后,续流二极管关断,电感不再"牵制"漏极电位。MOS进入欧姆区(线性区) , V D S V_{DS} VDS才下降。
关键机制:此过程中栅极电压会出现米勒平台------ V G S V_{GS} VGS在一段时间内几乎不变,栅极电流主要用于给米勒电容 C G D C_{GD} CGD充放电,导致 V D S V_{DS} VDS变化滞后于 I D I_D ID变化。
2.关断过程(电压先飙升,电流后跌落)
关断是开通的逆过程,同样存在时序分离:
- 阶段一:电压上升期
I D I_D ID维持在 I L I_L IL不变, V D S V_{DS} VDS从低压迅速上升至 V D D V_{DD} VDD(或更高)。 V G S V_{GS} VGS下降穿过米勒平台,MOS退出欧姆区,电感电流不能突变,强制维持 I D I_D ID,漏极电压被迅速推高。
阶段二:电流转移期
V D S V_{DS} VDS保持高压(被续流二极管钳位或接近 V D D V_{DD} VDD), I D I_D ID从 I L I_L IL下降至 0。 V D S V_{DS} VDS高到使续流二极管导通后,电感电流逐渐从 MOS 转移到二极管通路, I D I_D ID才缓慢归零
直观对比:感性负载关断时,漏极电压先"飙升"到位,漏极电流后"撤离"------与开通时的"电流先到,电压后到"正好对称。
三、工程影响与实际意义
感性负载的时序分离直接带来两个核心问题:
1.开关损耗剧增
开通/关断过程中 V D S V_{DS} VDS与 I D I_D ID 存在明显的交叠时间 (同时处于高电压、大电流状态),产生大量开关损耗 P s w P_{sw} Psw=∫ V D S ⋅ V_{DS} ⋅ VDS⋅I_D$ d t d_t dt ,器件发热严重。
2.电压尖峰与击穿风险
关断时电感电流必须维持连续性,若无续流通路,L⋅ d i d_i di/ d t d_t dt 将产生极高感应电压, V D S V_{DS} VDS过冲可能远超额定值,导致 MOS 雪崩击穿。
因此,感性负载电路必须设计可靠的续流路径:
- 非同步拓扑:依赖外部续流二极管或 MOS 体二极管
- 同步拓扑:下管 MOS 主动导通提供续流通路
- 进阶防护:增加 RC 吸收电路、TVS 钳位或优化驱动以降低开关交叠时间