allegro 布线规则管理器

electrical: 等长规则

physical: 走线规则

spacing: 间距规则

same net spacing: 相同网络线距规则

physical 走线规则:包括过孔,线宽,差分对类型

在allegro,菜单栏,setup->constraints->constraints manager中,

physical

1)physical constraint set里面,添加线宽的规则,过孔,neck

Line Width: 线宽, min,max

Neck: 颈缩模式,min width:最小的线宽,max length:最大的长度

differential pair:差分信号,min line spacing,最小线间距,primary gap,优先间距,默认间距。

primary,最重要的

gap,间距

2)在net中,all layers里面,referenced physical(CSet),选择对应的规则,这里面可以创建class或者net gruop

走线的时候,如果是neck模式,可以右键,选择neck mode.

spacing: 间距规则,

1)创建不同mil的规则,通过右键 change all design unit attribute,设置间距大小数值或者单独设置大小数据

2)在net中,all layers里面,referenced physical(CSet),选择对应的规则

3)region.如果走线存在空间不够,pyhsical 是通过neck模式修改线宽大小,在spacing中,通过region,先通过spacing定义规则,在创建region,在通过shape指令,在constraint Region,选择pcb区域,option面板中,选择设置的region.

same net spacing:和spacing是一样的设置

electrial:等长规则

1)Net->Routing中,

differential pair(差分信号), static phase 和 dynamic phase, 分别设置static phase 中tolenrance的容差,和dynamic phase中的max length和tolenrance.

relative propagation delay(相同信号集),是相对等长,选择对应的信号,选择对应最长的为目标线,relative Delay下的Delta:Tolerance右键,set as target.

最后执行绕等长的命令,Delay Tune.或者route下面的Delay Tune

如果是点对点,create -> match group,match group 是在做相对等长的时候用到的一个集合,

如果是点对多点,数量不多,可以选择pin pair, 选择对应的网络,右键,create pin pair

如果是点对多点,数量多,可以选择模型,右键sigxplorer,在菜单栏set,选择constraints,选择Rel Prop Delay选项。设置对应的规则

total etch length,是绝对等长,在min和max设置对应的长度值。

相关推荐
女神下凡3 小时前
芯参谋(41):DDR2_电路设计指南
arm开发·单片机·嵌入式硬件·设计规范
Zhao136824553914 小时前
国产替代DPE5500百兆以太网控制芯片兼容W5500
嵌入式硬件·物联网
yuehuaxin015 小时前
LP20R100FN 同步整流|3C 认证适配器 CCM 工况倒灌、温升超标样机避坑解析
嵌入式硬件·智能家居·适配器模式·智能硬件
国科安芯6 小时前
商业立方星平台中高集成度抗辐射MCU的功耗优化与批量化应用可行性探讨
单片机·嵌入式硬件·架构·risc-v·抗辐射·as32x601
女神下凡6 小时前
芯参谋(40):UFS 电路设计指南
arm开发·单片机·嵌入式硬件·设计规范
深圳市恒锐丰科技杨生7 小时前
EG1125 准谐振原边反馈 CC‑CV 功率开关|屹晶 EGmicro
嵌入式硬件·硬件工程
iCxhust7 小时前
51单片机电力载波应用开发(七)广播通讯
c语言·开发语言·单片机·嵌入式硬件·51单片机
深圳市恒锐丰科技杨生7 小时前
EG4005 微波 / 红外感应信号处理芯片|屹晶 EGmicro
嵌入式硬件·硬件工程
Brilliantwxx8 小时前
【STM32】基础定时器 TIM 详解:从极简原理到寄存器全解析
stm32·单片机·嵌入式硬件·mcu