芯片技术分析 · 2026年10月
一颗 CH9444X 提供 4 对高带宽差分开关与 3 路辅助开关，解决的是 2 选 1。可实际项目里输入源往往不止两个：四进一出的采集与测试设备、多主机切换器、治具矩阵，都要求把多颗 2:1 开关组合成 N 选 1。组合不是把器件简单并联：拓扑选择、控制编组与指标换算，每一层都有新的约束。组合之后，单颗芯片的参数不再能直接沿用------损耗会叠加、隔离路径会改变、控制逻辑要多一层译码。本文按这个组合过程逐项拆解。
一、单芯片2:1的边界与组合动机
CH9444X 内含 SSA～SSD 四对 5.3GHz 差分开关、两路 4.0GHz 的 HSE/HSF 与一路 0.7GHz 的 HSG，分别承接高速差分、USB2.0/边带与 HPD 类慢速信号。单颗的二选一结构在输入源增至四个以上时失效，手册对此给出的扩展路径是辅助信号较多时另加 CH443 或 CH442，CEC 这类单端信号则可由 CH442Q 配合同系列器件处理。组合方案于是有据可依：高速差分走多颗 CH9444X 级联，辅助与单端信号交给配套小开关补切。
二、N选1的拓扑构成与控制编组
按二叉树结构组织，N 选 1 需要 N-1 颗 2:1 开关：4 选 1 用 3 颗，前级两颗各接两组源，后级一颗合路；8 选 1 用 7 颗，任意活跃路径上串接的开关数为 3。拓扑定了，剩下的工作是把控制信号编组：两位 SEL 经译码器分派到各颗芯片，前级两颗的 SEL 与 EN# 分组独立、后级共用；EN# 与 SEL 支持 1.8V～5V 电平直连，与常见译码器或 CPLD 的接口不需要电平转换。辅助信号按同一棵树并行铺设------HPD 走各级的 HSG，DDC/SBU 走 HSE/HSF，树形结构与高速路径严格对应，避免出现高速已切到 B 源而辅助仍停留在 A 源的错位。译码器的传播延迟本身微不足道，但它与开关使能沿的相对时序要纳入检查，边缘系统建议选用带锁存的译码输出。
三、损耗叠加与带宽再核算
组合后活跃路径上串联的开关数等于树的层数，这是参数换算的核心。4 选 1 时两级导通：10MHz 处插损从单颗的 -0.8dB 近似叠加到 -1.6dB；导通电阻从典型 9.5Ω 串至约 19Ω；高频滚降两级相乘，有效带宽不再等于单颗的 5.3GHz，而由级联后的综合极点决定，链路仿真必须按两颗级联重跑，不能拿单颗指标直接乘系数了事。反射行为同样变化：后级开关的输入电容出现在前级的负载端，回损曲线在级联后向低频偏移，TDR 上能直接看到两处阻抗断点，级间走线长度因此要压短。关断侧则是另一方向：未被选中的源信号经两级开关衰减，关断隔离按 dB 叠加趋于更优，但后级开关自身的关断串扰成为新的泄漏路径，多颗之间的空间耦合要在布局里控制。经验结论是 4 选 1 组合在 6Gbps 速率内余量尚可，8 选 1 及以上需要眼图实测支撑，不宜纸面推断；速率越接近 6Gbps 上限，级联层数对余量的侵蚀越明显，二者要一起权衡。
四、控制时序与状态一致性
组合切换是多颗芯片同时动作：SEL 电平变化后，各颗在 0.5～2μS 内完成开关倒换，控制器的等待窗口按耗时较长的一颗加链路重建时间设定，单颗的 20～100μS 开启延时在组合里只取上限值。更需要防范的是状态错位------SEL 译码瞬间可能出现的毛刺会让两级开关短暂处于双选或全断状态，前者把两个源短接到一起，后果比信号中断严重。稳妥做法是先经 EN# 将整组拉到下电态、再更新译码、之后重新使能，或给译码输出加一级同步寄存器。整组下电后电流回到每颗 25～40μA 的下电档，但注意各级 HSG 不受 EN# 控制，HPD 树在待机时仍处于导通状态，外部上拉产生的漏电要按整条路径单独核算。举一个典型序列：从源 A 切到源 D，先全组下电，再翻转前级与后级的 SEL，确认译码稳定后解除使能，全程约两百微秒，对接收端而言只是一次常规的链路重建。
五、供电与布局约束
多颗组合的供电规则与单颗一致：HDMI 场景倾向 5V 供电以覆盖 HPD 电平，DP 场景 3.3V 即可，具体到 HPD 的 5V 耐压处理、HSG 引脚与 VDD 间寄生二极管的倒灌门限，逐颗执行同一套规则即可，功耗本身在 80μA 量级，多颗叠加不成问题。布局的要点在级间走线：前级输出到后级输入的这段差分线，同时是另一颗开关的关断支路，必须按受控阻抗处理并与相邻通道保持隔离；多颗芯片宜同向摆放，差分路径镜像对称，减少组内时延偏差；每颗 VDD 就近退耦，地返回路径不共用窄桥。
六、适用边界与验证要点
验证组合方案时，眼图测试要覆盖全部源组合而不只测当前选通的一路，误码与隔离扫描同样按组合逐一执行，测试项随源组合数线性增长------这正是级联方案与单颗方案在验证工作量上的差别，项目排期时要把这部分预留出来。这类多芯片组合的设计门槛在于器件搭配与信号一致性，国内的配套渠道已能覆盖整组器件：深圳市潜创微科技有限公司围绕 CH9444X 及组合中的配套型号（CH9444F、CH442Q、CH443）整理了原理图与 PCB 层面的参考设计，包含 HDMI、DP 两种供电形态。规模边界同样明确：级联组合适用于 6Gbps 以内的 N 选 1，链路损耗已逼近预算时应转向带均衡重驱动的 Retimer；端口数持续增长时，纸面级联的复杂度会超过专用高集成方案，此时更换架构比继续堆叠开关更经济，选型判断要在方案展开前完成。