Vivado 2024.2 开发记录(AC820 Zynq-7020)——软件使用,点亮led灯

在这之前,可以先快速检查有没有成功连接到板子。

打开Hardware Manager(硬件管理器),测试 AC820 开发板能否被 Vivado 识别。

第一步:创建你自己的 Vivado 工程

先从 Hardware Manager 返回 Vivado 主界面。如果看不到创建工程的按钮,可以使用顶部菜单:

File → Project → New

然后依次进行:

页面 选择或填写
Project Name ac820_led
Project Location D:\FPGA_Projects
Create project subdirectory 勾选
Project Type RTL Project
Do not specify sources at this time 勾选
Default Part 选择 Parts
Part xc7z020clg484-2

如果 D:\FPGA_Projects 文件夹不存在,可以提前创建。工程路径最好全部使用英文。Vivado 官方也建议使用较短的工程路径,以避免 Windows 路径长度问题。

在最后的 New Project Summary 页面确认芯片型号正确,然后点击 Finish。

创建成功后,Vivado 将打开工程管理界面,左侧通常能看到 PROJECT MANAGER、SYNTHESIS、IMPLEMENTATION 等功能。

这些选项的意思分别是:

选项 功能 适合什么情况
RTL Project 使用 Verilog、VHDL、IP 等设计 FPGA 电路 你现在选这个
Post-synthesis Project 导入已经综合好的设计,继续布局布线和分析 已有综合结果
I/O Planning Project 规划芯片管脚、电平标准和引脚分配 设计 FPGA 硬件或 PCB
Imported Project 导入其他工具生成的项目,例如 Synplify 工程 迁移已有设计
Example Project 使用 Vivado 提供的示例模板 学习官方示例

二、现在开始:创建第一个 Verilog 文件

完成前面的创建之后,来到了这个页面。

接下来我们要创建:led_blink.v。这个文件就是控制 LED 闪烁的硬件逻辑。

第 1 步:点击 Add Sources

第 2 步:选择 Add or create design sources,意思是「添加或创建用于 FPGA 综合的设计文件」,选中后点击 Next。

第 3 步:点击 Create File。

完成之后就是这样的

放入代码:

复制代码
`timescale 1ns / 1ps

module led_blink (
    input  wire clk,   // 50MHz FPGA时钟
    output reg  led    // LED输出
);

    // 25位计数器
    reg [24:0] counter = 25'd0;

    // LED初始输出为低电平
    initial led = 1'b0;

    // 每2500万个时钟周期翻转一次LED
    always @(posedge clk) begin
        if (counter == 25_000_000 - 1) begin
            counter <= 25'd0;
            led <= ~led;
        end
        else begin
            counter <= counter + 1'b1;
        end
    end

endmodule

三、创建 XDC 引脚约束文件

在 Vivado 2024.2 中:

  1. 点击左侧 Add Sources(添加源文件)。

  2. 选择 Add or create constraints(添加或创建约束文件)。

  3. 点击 Next。

  4. 点击 Create File(创建文件)。

  5. File Type 选择 XDC。

  6. File Name 填写 ac820_led。

  7. File Location 保持 Local to Project。

  8. 点击 OK → Finish。

之后点击绿色箭头进行运行。

最后无误点击PROGRAM AND DEBUG → Generate Bitstream。会出现这个界面

选项 中文意思 作用
View Reports 查看报告 查看时序、资源占用、功耗等分析结果
Open Hardware Manager 打开硬件管理器 通过 JTAG 将 Bitstream 下载到 FPGA
Generate Memory Configuration File 生成存储器配置文件 为配置存储器生成适用的镜像文件

点击第二项即可。

四、烧录

右键选择Zynq-7020即可烧录

相关推荐
Sakura_j_h_1 小时前
51 单片机驱动四位数码管:动态扫描、限流电阻与消影的取舍
单片机·嵌入式硬件·51单片机·嵌入式·数码管·动态扫描·限流电阻
HANDY092002 小时前
从“不照人”到“剂量达标”:扇叶遮挡式UV-C空气消毒的工程边界与可验证评估框架
开发语言·人工智能·嵌入式硬件·智能家居
飞凌嵌入式5 小时前
千次静电放电试炼,守住飞凌嵌入式硬件可靠底线
嵌入式硬件
蹊黎14 小时前
Linux 下用 C 语言实现进度条
linux·c语言·单片机
无敌贵点大王17 小时前
从寄存器层面重学STM32(6)——串口USART实战部分
stm32·单片机·嵌入式硬件
庙堂龙吟奈我何17 小时前
二进制和十六进制
stm32·单片机
国科安芯19 小时前
长期在轨的计算底座:商业空间站与在轨服务飞行器健康管理中的抗辐射MCU—— 面向可维护空间平台的分层容错与安全通信综述
人工智能·单片机·嵌入式硬件·安全·低轨卫星·抗辐射
不昀21 小时前
RMII切到10Mbps,50MHz参考时钟也要降到5MHz吗?
单片机·嵌入式硬件·硬件设计·以太网接口
路上有只喵1 天前
认识元器件 · 单片机(MCU/MPU/SOC) · 实战篇6
单片机·嵌入式硬件