zynq

szxinmai主板定制专家

【工控实战】RK3568/RK3588 8路隔离CAN/CANFD完整解决方案｜多路总线并行通信、车载/工控量产落地摘要：在工业自动化、特种车载、移动机器人、新能源设备控制场景中，单/双路CAN总线无法满足多驱动器、多传感器、多节点协同通信需求。RK3568、RK3588原生仅搭载2路CAN接口，原生资源无法覆盖高端多路总线控制项目。本文基于RK3568/RK3588双平台，采用「SOC原生CAN+SPI扩展CAN」架构，实现8路完全隔离CAN2.0/CANFD并行通信方案，完整拆解硬件拓扑、隔离电路设计、设备树适配、驱动移植、多总线并发调优与量产避坑，实测8路总线满载无冲突、波特率稳定、延迟可控，可直接用于工业控制、

szxinmai主板定制专家

【嵌入式实战】RK3588+GMSL多路相机采集方案｜SerDes长距离低延时视频流落地教程摘要：在智能驾驶、特种车载、移动机器人、工业环视场景中，传统MIPI相机传输距离短、抗干扰弱，AHD模拟相机画质与同步精度不足，无法满足高清、长距离、高可靠的多路视觉采集需求。GMSL（Gigabit Multimedia Serial Link）作为车载级SerDes串行传输方案，支持单线缆长距离、高带宽、强抗干扰视频传输，是高端多路视觉感知的主流选型。本文基于RK3588旗舰AI平台，搭配MAX96712/MAX96714 GMSL解码芯片，搭建4~8路1080P/4K高清同步采集方案，完整拆解硬件架

【正点原子ZYNQ领航者7020】自定义IP核无，仅作记录，不具有参考价值。这里的名字可以和图中不同，这里取的是breath_led_ip_test（因为之前已经有个我自己建立的breath_led_ipIP核，这里只是为了展示IP核的建立过程，verilog代码还是使用的是breath_led_ip_test的名字，vitis代码中用的是breath_led_ip的名字，后面会有一个使用breath_led_ipIP核的工程打包zip给你们下载，这里要关注的是建立过程）在D:\ldy\VivadoIPs\custom_ip\ip_repo\br

szxinmai主板定制专家

基于 RK3588+RK1820/28 算力卡的国产工控机，适用于机器视觉，机器人等边缘算力场景标签：# 瑞芯微 #RK3588 #RK1828 #边缘计算 #算力卡 #国产工控机 #大模型 #机器视觉

努力搬砖的小H

FPGA应用技巧之Block Design基本使用方法Block Design是Xilinx Vivado中核心的可视化硬件搭建工具，支持用户以图形化拖拽、连线、配置参数的方式完成FPGA/SoC硬件系统架构设计，替代传统纯代码编写的硬件开发模式。其本质是将各类IP核、自定义模块、接口资源封装为标准化功能块，通过可视化互联完成系统集成，最终生成可综合、可实现的硬件设计文件。

szxinmai主板定制专家

基于 RK3588 + Xilinx Kintex-7 FPGA 异构工业主控板设计方案针对高端运动控制、机器视觉、多通道 IO 采集、工业自动化场景单一处理器算力瓶颈、实时性不足的痛点，本文设计一款RK3588 ARM 主处理器 + Kintex-7 FPGA异构架构工业控制主板。利用 RK3588 强大的 AI 算力、多媒体处理能力、丰富高速外设实现人机交互、上层业务调度、网络通信；FPGA 负责硬实时时序控制、多路并行 IO、编码器采集、脉冲输出、高速数据预处理；二者通过高速总线互通，兼顾 Linux 生态灵活性与 FPGA 硬件实时性。本文完整介绍硬件架构、接口规划、通信方案、软件分

szxinmai主板定制专家

Zynq MPSoC实现半导体真空腔体状态监测｜FPGA多传感器时序同步采集方案Zynq MPSoC实现半导体真空腔体状态监测｜FPGA多传感器时序同步采集方案标签：Zynq MPSoC、ARM+FPGA、半导体设备、真空腔体监测、多传感器同步采集、设备状态诊断、国产化工控

szxinmai主板定制专家

Zynq MPSoC半导体高精度运动控制方案｜FPGA硬件插补实现亚微米级伺服实时控制Zynq MPSoC半导体高精度运动控制方案｜FPGA硬件插补实现亚微米级伺服实时控制标签：Zynq MPSoC、ARM+FPGA、半导体设备、运动控制、硬件插补、伺服控制、亚微米精度、国产化设备

借助AI的力量，将 ZYNQ 开发板改造成一个虚拟专用网络网关注意：规则限制，部分单词存在混淆，本文仅用于阅读，如果要实际复现，可以求助 AI。一块 ZYNQ 开发板摆在面前，已经很久没有被正式使用过了——没有项目，没有任务，也没有需求。它性能很差，外设很少，似乎没有什么利用价值，但就这样放着吃灰还是太可惜了，我决定给它找点事情做。

szxinmai主板定制专家

基于Zynq MPSoC的多路GMSL相机同步采集与低延迟图像预处理系统｜车载视觉高速解决方案基于Zynq MPSoC的多路GMSL相机同步采集与低延迟图像预处理系统｜车载视觉高速解决方案📌 文章简介：车载自动驾驶、车载环视、车载感知设备普遍采用GMSL同轴高清相机，相比传统MIPI、USB相机，具备长距离传输、抗干扰强、高分辨率、高帧率的优势。但多路GMSL相机存在时序不同步、传输延迟大、数据带宽拥堵、图像预处理耗时久等工程难题。本文基于Xilinx Zynq MPSoC异构架构，利用PL端FPGA硬件并行特性实现多路GMSL相机实时同步解码、帧缓存、时序对齐，配合PS端多核ARM完成图像降噪

szxinmai主板定制专家

ZYNQ高速数据采集卡设计：1M采样率实现IEPE传感器信号采集ZYNQ高速数据采集卡设计：1M采样率实现IEPE传感器信号采集（完整方案）📌 文章简介：本文针对工业振动、设备故障检测场景，设计一款基于ZYNQ架构的IEPE传感器高速数据采集卡，实现1MSPS（1M采样率）高精度同步采集。充分利用ZYNQ FPGA高速并行采集、ARM嵌入式数据处理传输的双核优势，解决传统单片机采集速率低、实时性差，商用采集卡成本高、定制性差的问题。全文涵盖硬件电路设计、FPGA采集逻辑、ARM数据解析、实测验证及踩坑优化，可直接用于工程落地与项目迭代。

基于ZYNQ-7000的Ethernet驱动配置目录前言一、网口驱动运行成功的必要条件二、创建Vivado硬件平台2.1 PS端网口MIO的引脚配置2.2 网口时钟配置

新品发布：国产新型三合一多功能PG-ZYNQ7100 sbRIO板卡（PCIe+USB3.0+Ethernet+FMC+4个40pin扩展口）1、三合一，同时支持PCIe总线、USB3.0总线、Ethernet千兆以太网总线通信的PG-ZYNQ7100 sbRIO系列FPGA板卡诞生了，后发优势，覆盖NI-sbRIO/myRIO/cRIO等RIO系列FPGA产品，兼容LabVIEW My FPGA开发环境。

【正点原子ZYNQ领航者7020】AXI GPIO与EMIO联合自行编写的verilog模块完成按键控制LED以及LED闪烁无，仅作记录，不具有参考价值。略。双击PL_CLK端口：创建sys_top.v，key_debounce.v，led_drive，led_flash_drive.v，并编写对应的代码，如下： sys_top.v：

FPGA_小田老师

ZYNQ7020笔记：MIO、EMIO、GPIO的区别及应用ZYNQ 7020 之所以强大，在于它把ARM Cortex-A9处理器系统（PS）和FPGA逻辑（PL）集成在一个芯片里。而连接PS与外部世界的，就是MIO、EMIO、GPIO。很多初学者分不清它们的区别，今天这篇文章就用最直白的方式讲清楚。

Zynq 7000使用NAND Flash启动UBIFS文件系统全攻略（基于PetaLinux 2017.4）在Zynq 7000的嵌入式开发中，NAND Flash由于容量大、价格便宜，常被用作主要的存储介质。但NAND Flash存在坏块问题，如果直接使用传统的ext4或jffs2文件系统，容易导致数据损坏。UBIFS（Unsorted Block Image File System）专为裸NAND设计，自带坏块管理和磨损均衡，是NAND Flash的最佳搭档。

Ziggo-CaaS-Switch软件配置: undefined reference to pthread_createZiggo-CaaS-Switch软件配置编译错误：[ 88%] Built target time_sync_app Scanning dependencies of target time_sync [ 91%] Building C object CMakeFiles/time_sync.dir/time_sync_main_loop.c.o [ 94%] Linking C executable time_sync /usr/bin/ld: CMakeFiles/time_sync.dir/tim

ZYNQ 软硬件协同踩坑日记：PS写BRAM后，PL端连续4个地址读出相同数据的原因与解决办法在 ZYNQ 开发中，PS（ARM处理器）与 PL（FPGA逻辑）之间的数据交互是最核心的环节之一。最近在做一个项目，架构很简单：PS 端通过 AXI BRAM Controller 将数据写入双端口 BRAM（Port A），然后 PL 端自定义逻辑从 BRAM（Port B）将数据读出。

weixin_45090728

[ZYNQ Linux] 端侧AI模型部署（DPU）3. 用Ultra RAM（容量较大、速率较慢）可以降低Bram的使用petalinux根据平台会自动生成相关的设备树。

ZYNQ7000 AXI DMA 接收中断（S2MM_introut）全解析：从硬件原理到Linux驱动开发在 ZYNQ7000 的软硬件协同设计中，AXI DMA（Direct Memory Access）是实现 PL（FPGA）与 PS（ARM CPU）之间高速数据传输的核心 IP。而在处理海量流式数据（如 ADC 采集、图像传输）时，S2MM（Stream to Memory Map，即接收通道）的中断机制是保证 CPU 实时处理数据的关键。