芯片验证

谷公子的藏经阁5 个月前
设计模式·systemverilog·uvm·芯片验证·design pattern
设计模式在芯片验证中的应用——迭代器迭代器设计模式(iterator)是一种行为设计模式， 让你能在不暴露集合底层表现形式 （列表、 栈和树等数据结构） 的情况下遍历集合中所有的元素。
谷公子的藏经阁8 个月前
设计模式·装饰器模式·芯片验证
设计模式在芯片验证中的应用——装饰器装饰器模式(Decorator)是一种结构化软件设计模式，它提供了一种通过向类对象添加行为来修改类对象的方法，而不会影响同一类的其它对象行为。该模式允许在不修改抽象类的情况下添加类功能。它从本质上允许基类代码对不可预见的修改具有前瞻性。
apple_ttt1 年前
fpga开发·fpga·systemverilog·芯片验证
SystemVerilog学习（0）——目录与传送门SystemVerilog学习（1）——验证导论-CSDN博客文章浏览阅读403次。SystemVerilog自学，验证系统概述，什么是SVhttps://blog.csdn.net/apple_53311083/article/details/133953016
apple_ttt1 年前
fpga开发·fpga·systemverilog·芯片验证
SystemVerilog学习（8）——包的使用目录一、包的定义二、导出包的内容1、可以通过域的索引符::号直接引用2、可以指定索引一些需要的包中定义的类型到指定的容器中
apple_ttt1 年前
fpga开发·fpga·systemverilog·芯片验证
SystemVerilog学习 （10）——线程控制在实际硬件中,时序逻辑通过时钟沿来激活,组合逻辑的输出则随着输人的变化而变化。所有这些并发的活动在Verilog 的寄存器传输级上是通过initial和 always块语句、实例化和连续赋值语句来模拟的。为了模拟和检验这些语句块,测试平台使用许多并发执行的线程。在测试平台的环境里,大多数语句块被模拟成事务处理器,并运行在各自的线程里。 SystemVerilog 的调度器就像一个交通警察,总是不停地选择下一个要运行的线程。 每个线程总是会跟相邻的线程通信。在下图中,发生器把激励传递给代理。环境类需要知道发
apple_ttt1 年前
fpga开发·fpga·systemverilog·芯片验证
SystemVerilog学习 （9）——随机化目录一、概述二、随机化2.1、如何简单地产生一个随机数2.1.1 利用系统函数产生随机数2.1.2 urandom()
apple_ttt1 年前
fpga开发·fpga·systemverilog·芯片验证
SystemVerilog学习 （5）——接口验证一个设计需要经过几个步骤：但是，我们首先需要一个合适的测试平台，并将它连接到设计上。测试平台包裹着设计,发送激励并且捕获设计的输出。测试平台组成了设计周围的“真实世界”,模仿设计的整个运行环境。例如,一个处理器模型需要连接到不同的总线和器件,这些总线和器件在测试平台中就被建模成总线功能模型。一个网络设备连接到多个输人和输出数据流,这些数据流根据标准的协议建模。一个视频芯片连接到送入指令的总线,然后根据写入内存模型的数据重建图像。这里的核心概念是除了待测设计(DUT,Design Under Test)