Serdes专题(3)Lattice Serdes架构如图是LatticeECP3-150的框图，图中显示bank、PLL、CONFIG、JTAG等必要部件，它有四个SerdesQuad。LatticeECP3-17只有一个SerdesQuad。每个quad是serdes最小独立单元，需要自己的参考时钟，可通过封装引脚连接到外部时钟源或连接到FPGA内部逻辑的时钟源。器件上的每个quad支持多达4个全双工数据通道，quad 包含 4 个通道，每个通道都有 RX 和 TX 电路，以及一个包含 TX PLL 的辅助通道。根据不同应用，可以使用一个quad内的一至