60m写入异步ram，再用100M从ram中读出
写地址转换为格雷码后，打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。
分割同步模块
asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。
如果是asic采用门控，fpga不采用
不是在内部
内部就一个ram双口的
相位控制！！！
相关推荐
WZF-Sang2 小时前
网络基础——2FakeOccupational2 小时前
fpga系列 HDL：Microchip FPGA开发软件 Libero Soc FPGA 在线逻辑分析心中有国也有家4 小时前
E-Brufen 技术选型全景：Flutter + 鸿蒙 + Hive CENew农民工4 小时前
射频芯片学习-ExpressLRS 对频流程分析Tom@敲代码4 小时前
js学习笔记-01辞旧 lekkk5 小时前
【Qt】 系统相关：事件与定时器zzzll11115 小时前
如何学习AI Agent？默默敲代码的徐哥儿6 小时前
八股文整理——后端巴巴媛6666 小时前
STM32学习笔记【32.BKP + RTC】