60m写入异步ram，再用100M从ram中读出
写地址转换为格雷码后，打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。
分割同步模块
asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。
如果是asic采用门控，fpga不采用
不是在内部
内部就一个ram双口的
相位控制！！！
相关推荐
2303_Alpha13 小时前
SpringBoot萘柰奈13 小时前
Unity学习----【进阶】TextMeshPro学习（三）--进阶知识点（TMP基础设置，材质球相关，两个辅助工具类）沐矢羽13 小时前
Tomcat PUT方法任意写文件漏洞学习好奇龙猫13 小时前
日语学习-日语知识点小记-进阶-JLPT-N1阶段蓝宝书，共120语法（10）：9１-100语法＋考え方１３向阳花开_miemie14 小时前
Android音频学习(十八)——混音流程工大一只猿14 小时前
51单片机学习风_峰14 小时前
Ubuntu Linux SD卡分区操作c0d1ng14 小时前
量子计算学习（第十四周周报）FPGA_Linuxer14 小时前
FPGA 40 DAC线缆和光模块带光纤实现40G UDP差异Hello_Embed21 小时前
STM32HAL 快速入门（二十）：UART 中断改进 —— 环形缓冲区解决数据丢失