60m写入异步ram，再用100M从ram中读出
写地址转换为格雷码后，打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。
分割同步模块
asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。
如果是asic采用门控，fpga不采用
不是在内部
内部就一个ram双口的
相位控制！！！
相关推荐
微刻时光14 分钟前
Redis集群知识及实战潮汐退涨月冷风霜2 小时前
机器学习之非监督学习（四）K-means 聚类算法GoppViper2 小时前
golang学习笔记29——golang 中如何将 GitHub 最新提交的版本设置为 v1.0.0羊小猪~~2 小时前
深度学习基础案例5--VGG16人脸识别(体验学习的痛苦与乐趣)Charles Ray3 小时前
C++学习笔记 —— 内存分配 new我要吐泡泡了哦4 小时前
GAMES104：15 游戏引擎的玩法系统基础-学习笔记骑鱼过海的猫1234 小时前
【tomcat】tomcat学习笔记一口一口吃成大V5 小时前
FPGA随记——FPGA时序优化小经验贾saisai6 小时前
Xilinx系FPGA学习笔记（九）DDR3学习北岛寒沫6 小时前
JavaScript（JS）学习笔记 1（简单介绍 注释和输入输出语句 变量 数据类型 运算符 流程控制 数组）