60m写入异步ram，再用100M从ram中读出
写地址转换为格雷码后，打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。
分割同步模块
asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。
如果是asic采用门控，fpga不采用
不是在内部
内部就一个ram双口的
相位控制！！！
相关推荐
Wy. Lsy6 小时前
Kotlin基础学习记录The_Killer.6 小时前
格密码--数学基础--06对偶空间与对偶格彤银浦8 小时前
Web学习笔记3之歆8 小时前
Python-魔术方法-创建、初始化与销毁-hash-bool-可视化-运算符重载-容器和大小-可调用对象-上下文管理-反射-描述器-二分-学习笔记优乐美香芋味好喝8 小时前
2025年7月11日学习笔记&一周归纳——模式识别与机器学习声网10 小时前
对话 AI 陪伴新宠 Tolan 创始人：拒绝「恋爱脑」，「非人」陪伴更受欢迎？丨 Voice Agent 学习笔记丁满与彭彭10 小时前
嵌入式学习笔记--MCU阶段--day03中断艾莉丝努力练剑11 小时前
【C语言】学习过程教训与经验杂谈：思想准备、知识回顾（五）future141211 小时前
游戏开发日记7.12阿群今天学习了吗12 小时前
pytorch环境配置