60m写入异步ram，再用100M从ram中读出
写地址转换为格雷码后，打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。
分割同步模块
asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。
如果是asic采用门控，fpga不采用
不是在内部
内部就一个ram双口的
相位控制！！！
相关推荐
MasterLi80232 小时前
我的读书清单hssfscv2 小时前
JAVA学习笔记——集合的概念和习题第二层皮-合肥2 小时前
USB3.0PHY介绍ha20428941942 小时前
Linux操作系统学习之---初识网络BullSmall4 小时前
《道德经》第五十八章三品吉他手会点灯5 小时前
STM32F103学习笔记-16-RCC(第4节)-使用 HSI 配置系统时钟并用 MCO 监控系统时钟Lester_11015 小时前
嵌入式学习笔记 - 关于看门狗定时器的喂狗的操作放在中断还是放在主循环缪懿6 小时前
JavaEE:多线程基础,多线程的创建和用法AA陈超7 小时前
ASC学习笔记0017：返回此能力系统组件的所有属性列表小呀小萝卜儿8 小时前
2025-11-15 学习记录--Python-LSTM模型定义（PyTorch）