60m写入异步ram，再用100M从ram中读出
写地址转换为格雷码后，打两拍和读地址判断是否空产生。相反读地址来判断是否满产生。
分割同步模块
asic时钟的门控时钟，fpga是不推荐采用门控时钟的，有很多方法移除fpga的时钟选通。
如果是asic采用门控，fpga不采用
不是在内部
内部就一个ram双口的
相位控制！！！
相关推荐
黑金IT几秒前
AI Agent “小龙虾终极进化”——自主学习与持久化记忆的架构实现weixin_395772475 分钟前
计算机网络学习笔记】初始网络之网络发展和OSI七层模型南境十里·墨染春水21 分钟前
linux学习进展 进程的内存管理小陈phd27 分钟前
多模态大模型学习笔记（三十四）——ChatTTS：新一代中文语音合成工具原理与实战解析zhangrelay1 小时前
面向机器人工程的 Linux 发行版：科学选型与深度评测-2026网络工程小王1 小时前
【Function Calling详解】（学习笔记）新手小新1 小时前
通信工程师学习笔记3-电信网间互联管理规定和网络安全法red_redemption1 小时前
自由学习记录（163）南無忘码至尊1 小时前
Unity学习90天-第2天-认识键盘 / 鼠标输入（PC）并实现WASD 移动，鼠标控制物体转向sp_fyf_20241 小时前
【大语言模型】OpenVLThinkerV2：面向多领域视觉任务的通用型多模态推理模型