关于运放，无论是作为硬件设计人员还是器件工程师，除了需要了解其外特性能够进行一定的原理设计之外，还需要熟悉其诸多性能指标。即明白如何评价运放的各方面性能优劣，从而能够根据不同的应用需求合理选型以及优化应用。本次总结主要是围绕运放的轨对轨特性、频率响应、相位裕度以及动态性能几方面展开。
一、运放的轨对轨特性
运放一般有两个供电引脚，即下图中的供电VCC和VEE，也称电源轨。供电方式一般有对称双电源供电和单电源供电，以及在不影响输出范围的情况下也可采用非对称的双电源供电方式。
图1 运放对称双电源供电方式
图2 运放单电源供电方式
无论是采用哪种供电方式，理想情况下我们认为运放的输入电压和输出电压范围应该对应双轨之间的电压范围，但是实际由于内部晶体管的压降以及负载影响会导致常规情况下输入电压和输出电压会和电源轨有一段距离甚至是很明显的差距，如图3所示。
图3 运放的输入、输出与电源轨
在芯片datasheet里通常用VOH和VOL来表示接近电源轨的压差，如图4所示。
图4 某运放在不同供电以及负载条件下的输出电压范围
设计放大电路时，随着信号幅度的增加，输出信号逐渐增大。但会遇到下面两种情况：
-
当输入信号增大到一定程度时，虽然此时的输出信号幅度还没有达到电源轨，但输出信号已经饱和。
-
当供电电压一定时，随着负载阻抗的减小或温度的变化，输出信号出现饱和。
图5 运放输出饱和出现削顶
出现上述两种情况主要是由于运放的输入和输出电压范围比较窄同时还受到温度和负载的影响。因此为了最大程度利用电源电压全范围，人们通过改进设计发明了轨对轨运放，即输入和输出电压能够非常接近电源轨的运放。例如部分轨对轨运放输入输出电压可以达到离电源轨几十mV甚至十几mV,甚至部分运放的输入范围能够拓展到电源电压以外100mV从而可以实现全范围输入。
实现轨对轨输入的方式主要有：(1)采用N沟道差分对和P沟道差分对并联输入; (2)使用电荷泵提升输入级供电电压。图6即为差分对并联方式的互补输入级：当放大器的输入信号接近负电源轨时，输入的P沟道差分对导通同时N沟道差分对截止，此时是由P差分对来提供差分信号给放大器内部的中间级；当放大器的输入信号接近正电源轨时，输入差分对中的N管导通而P管关闭，此时是由N差分对来提供差分信号给放大器内部的中间级。
图6 运放输入采用N沟道差分对和P沟道差分对并联
当然，并非所有应用都需要轨对轨输入，利用反向放大电路和增益大于1倍的电路通常都不需要轨对轨输入，但是却需要轨对轨输出。常见的轨对轨的输出方式有Class-AB输出级，如图7所示(参考电子发烧友网站大佬帖子，笔者没分析明白
)。
图7 Class-AB输出级及其偏置
二、运放的增益和带宽
运放的增益主要涉及开环增益和闭环增益。运放的开环增益是运放工作在开环状态下的输出电压与两个输入端差压的比值AVOL。理想情况下运放的开环增益是无穷大的，实际电路中可达到数千数万倍。一般用V/mV作为单位，用dB表示时需按照dB = 20×lg(AVOL)进行换算。运放的闭环增益是指放大器在闭环时的增益，对于集成运放工作在闭环状态能够大为改善其性能，而牺牲了其放大倍数。
需要注意的是，在放大电路中，无论其开环或者闭环增益在不同频率段并非都是一致或者固定不变的。由于电抗元器件(电容、电感等)及半导体极间电容的存在，当输入信号的频率过低或过高时，不但放大倍数会变小，而且还会产生超前或滞后相移，说明放大倍数是信号频率的函数，这种函数关系称为频率响应。
对于开环增益，AVOL随频率升高而降低，通常从运放内部的第一个极点开始，其增益就以-20dB/10倍频的速率开始下降，第二个极点开始以-40dB/10倍频加速下降，图8显示了这一过程。需要说明的是，一般来说运放至少有一个极点。
图8 某运放开环增益及相位与频率的关系
图9为某运放的闭环增益曲线，可以发现在增益一定的情况下，随着频率增大到一定程度，其闭环增益也是以-20dB/10倍频的速率减小。
图9 某运放闭环增益与频率的关系
除了增益这里还涉及到带宽(BW)的概念。带宽指一般指闭环系统的输出信号功率降为输入信号一半时的频率，也叫-3dB带宽。由于运放在不同的闭环增益下具有不同的带宽，因此设计中更为关注的是另一个更为实用的参数------增益带宽积(GBW)。增益带宽积是指运放的-3dB带宽乘以其低频下的增益，这个值在一定范围内可看成一个常数。除了增益带宽积之外，还有一个比较重要的概念是单位增益带宽，它表示运放闭环增益为1时随着信号频率增加，输出信号幅度下降-3dB时的带宽(或信号频率)。
三、运放的相位裕度
运放的相位裕度可用来衡量运放负反馈系统的稳定性，定义是在运放开环增益与频率曲线中，180°的相移减去开环增益下降到 1(单位增益) 处的相移得到的数值。相位裕度越大，说明放大器越稳定。一个性能良好的控制系统，其相位裕度应至少达到45度。
图10 系统的相位裕度与稳定性
四、运放的建立时间与压摆率
运放的建立时间：额定的负载且运放在闭环增益为1倍时，将一个阶跃大信号输入到运放的输入端，使运放输出由0增加到某一给定值的所需要的时间，即下图中的Settling time。它由三部分组成，包括运放的传输延时Δt1、压摆率带来的爬坡时间Δt2和稳定时间Δt3(输出信号达到给定值后会出现一定抖动，这个抖动时间称为稳定时间)。对于不同的输出精度,稳定时间有较大差别,精度越高,稳定时间越长。
图11 运放的建立时间
压摆率：也称为转换速率，定义为闭环条件下将一个大信号（含阶跃信号）输入到运放的输入端，从输出端测得的电压上升速率，可认为是图11中Δt2时间内的ΔV/Δt。由于在转换期间，运放的输入级处于开关状态，所以运放的反馈回路不起作用，也就是转换速率与闭环增益无关。压摆率对于大信号处理是一个很重要的指标。