【USRP】集成化仪器系列3 :频谱仪,基于labview实现

USRP 频谱仪

1、设备IP地址:默认为192.168.10.2,请勿

修改,运行阶段无法修改。

2、天线输出端口是TX1,请勿修改。

3、通道:0 对应RF A、1 对应 RF B,运行

阶段无法修改。

4、中心频率:当需要生成不同频率单载波的

时候请直接修改中心频率,在运行的时候您

也可以直接修改中心频率。

5、输出增益、线损、输出功率:三个参数

是相互关联的。

计算公式:输出功率=-6.68+输出增益+线损

注:线损在不同的频率下是不同的,请在使用

之前进行线损的标定。

输出增益:0到31.5,步进0.5,程序运行的

时候可以进行实时的修改。

6、如果需要生成更加精准的单载波,请设置

单载波频率。单载波的频率最大为基带采样率

的一半。

备注:信号源的输出已经经过的校准

USRP 仪器 连载系列

【USRP】集成化仪器系列1 :信号源,基于labview实现
【USRP】集成化仪器系列2 :示波器,基于labview实现
【USRP】集成化仪器系列3 :频谱仪,基于labview实现

相关推荐
Gentle58615 小时前
labview关于文件路径的问题
labview
fei_sun15 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto16 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安21 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈21 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun21 小时前
【Verilog】第二章作业
fpga开发·verilog
VVVVWeiYee1 天前
Mesh路由组网
运维·网络·智能路由器·信息与通信
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核