Quartus医院病房呼叫系统病床呼叫Verilog,源代码下载

名称:医院病房呼叫系统病床呼叫

软件:Quartus

语言:Verilog

要求:

1、用1~6个开关模拟6个病房的呼叫输入信号,1号优先级最高;1~6优先级依次降低;

2、 用一个数码管显示呼叫信号的号码;没信号呼叫时显示0;有多个信号呼叫时,显示优先级最高的呼叫号(其它呼叫号用指示灯显示);

3、凡有呼叫发出5秒的呼叫声;

4、对低优先级的呼叫进行存储,处理完高优先级的呼叫,再进行低优先级呼叫的处理。

代码下载:医院病房呼叫系统数码管显示verilog,quartus_Verilog/VHDL资源下载

代码网:hdlcode.com

本代码已在实验箱验证,实验箱资料如下:

FPGA_CDS讲义1711ok.docx

演示视频:医院病房呼叫系统数码管显示verilog,quartus_Verilog/VHDL资源下载

部分代码展示

复制代码
//用1~6个开关模拟6个病房的呼叫输入信号,1号优先级最高;1~6优先级依次降低;
//2、 用一个数码管显示呼叫信号的号码;没信号呼叫时显示0;有多个信号呼叫时,显示优先级最高的呼叫号(其它呼叫号用指示灯显示);
//3、凡有呼叫发出5秒的呼叫声;
//4、对低优先级的呼叫进行存储,处理完高优先级的呼叫,再进行低优先级呼叫的处理。
module sickroom_ctrl(
input clk,//时钟20MHz
input rst_p,//复位
//6个呼叫按键
input key_1,
input key_2,
input key_3,
input key_4,
input key_5,
input key_6,
input deal_key,//处理按键,按下表示处理当前最高优先级
output [5:0] led,//呼叫指示灯
output reg [3:0] number//数码管显示呼叫信号的号码
);
reg [5:0] call_data=6'd0;
always@(posedge clk or posedge rst_p)
if(rst_p==1)
call_data<=6'd0;
else
if(key_1==1)//呼叫按键1
call_data<=call_data | 6'b100000;
else if(key_2==1)//呼叫按键2
call_data<=call_data | 6'b010000;
else if(key_3==1)//呼叫按键3
call_data<=call_data | 6'b001000;
else if(key_4==1)//呼叫按键4
call_data<=call_data | 6'b000100;
else if(key_5==1)//呼叫按键5
call_data<=call_data | 6'b000010;
else if(key_6==1)//呼叫按键6
call_data<=call_data | 6'b000001;

设计文档(文档可下载):

设计文档.doc

  1. 工程文件
  1. 程序文件
  1. 程序编译
  1. RTL图
  1. 管脚分配
  1. 仿真图

整体仿真图

按键模块

病房控制模块

呼叫铃控制模块

相关推荐
aprilaaaaa3 小时前
(TC397 学习笔记)二、ICU和TIM的时钟计算
笔记·学习·fpga开发
X_xcccc6 小时前
2026高端FPGA开发平台权威评测与选型指南
fpga开发
威嵌神州6 小时前
军工加固计算机七大核心特性解析|国产化、宽温、强加固工程实现
嵌入式硬件·计算机网络·fpga开发
FPGA小迷弟7 小时前
高云半导体深度解读:国产FPGA车规赛道的领跑者
fpga开发
努力搬砖的小H7 小时前
FPGA应用技巧之Block Design基本使用方法
功能测试·fpga开发·zynq·block design
ALINX技术博客7 小时前
【黑金云课堂】FPGA技术教程FPGA 基础:HDMI视频输入与环路输出实验
fpga开发·音视频
hahaha60168 小时前
HLS高层次综合设计--axi之burst纠偏
开发语言·算法·fpga开发·c#
珞光电子USRP SDR软件无线电平台1 天前
国产嵌入式SDR平台LW-E320-G详解:射频、FPGA、ARM架构与应用选型
arm开发·fpga开发·架构
FPGA小迷弟1 天前
【硬核通俗】FPGA实现SDR软件无线电完整技术解析(原理+架构+实战)
fpga开发·dsp开发·sdr·无线电
Eloudy2 天前
HSB FPGA 架构总体
fpga开发·架构