数字电路中触发器/锁存器的简单理解,与电路结构

1,为什么有触发器?

数字逻辑电路系统包含组合逻辑和时序逻辑。组合逻辑用来实现与状态无关的门电路,比如算法的实现函数,无反馈,无记忆;时序逻辑则主要用来同步电路的各个状态,有反馈,有记忆,如触发器,寄存器。 组合逻辑计算出来的值由时序逻辑保存下来,经过同步时钟(Clock)来控制逻辑值的传递。

比如实现一个如下的累加功能电路设计,如果不用触发器,则无法存储s的中间值,无法控制状态转换。

cpp 复制代码
int s=0;
for(int i = 0; i<10; i++)
{
     s = s + X[i];
}

2,触发器,锁存器的电路结构

或非门

输入A, B, 输出 Y,

或非门即: A和B只要有一个为1,则Y为0; A和B全为0,则Y为1;

触发器

把两个或非门连起来,能够稳定

保存电路状态的电路称为触发器,如下是一个R-S触发器,有两个输入端S(set), R(reset), 2个输出端Q 和 ~Q,约定S和R不会同时为1。

状态表如下,R-S触发器的最大特点是它能记住2个输入端的状态。当把2个输入端都置0时候,能记住上一次的状态。计算机中的寄存器,内存最基础的组成单元就是触发器。

|---|---|---|-----|
| S | R | Q | ~Q |
| 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 |
| 0 | 0 | Q | ~Q |

锁存器

上面触发器R,S同时是数据输入端和控制端,有点耦合,所以可以优化一下电路图,把数据和控制分开。我们试着增加一个具有控制功能的【保持位】,它能决定当前电路状态是否被"记住"。当保持位为1时,数据输入的值被记住,当保持位为0时候,数据输入位为任何值都不影响电路的状态。增加了保持位的这个电路称为D(data)型触发器。原来的R和S的状态实际是互斥的,所以用一个非门替换,如下图。

通常,保持位就是电路时序中的时钟信号(clock),这种用时钟控制的D触发器也称作锁存器,顾名思义,数据存储进去就像被锁住了一样。

把8个锁存器的时钟端接在一起,引入输入端和输出端,就构成了一个8位的锁存器。

参考:一文了解硬件加法器、触发器、锁存器-电子工程专辑

相关推荐
小飞鹰工程师15 天前
基于Multisim拔河比赛游戏+计分电路(含仿真和报告)
课程设计·数字电路·multisim·模拟电路·数字电子技术
小飞鹰工程师19 天前
基于Multisim汽车尾灯电路左转右转刹车电路(含仿真和报告)
课程设计·数字电路·multisim·模拟电路·数字电子技术
诚实可靠小郎君95272 个月前
FPGA IO延迟的约束与脚本
fpga开发·fpga·数字电路
Fuliy962 个月前
【计算机组成原理】实验一:运算器输入锁存器数据写实验
计算机组成原理·锁存器·实验报告·clk·运算器输入锁存器数据写实验·74hc574芯片
果冻的猿宇宙2 个月前
<<编码>> 第 16 章 存储器组织(3)--3-8 译码器 示例电路
数字电路·存储器·地址·译码器·circuitjs·《编码》·3-8译码器
果冻的猿宇宙2 个月前
<<编码>> 第 11 章 逻辑门电路--或非门, 与非门, 缓冲器 示例电路
继电器·或非门·逻辑门·circuitjs·《编码》·与非门·缓冲器
今天也很爱学习3 个月前
Xilinx课程,就这么水灵灵地上线了~
fpga开发·数字电路·fpga入门
约束1123 个月前
数字电路速通学习笔记(绝对精品!)
笔记·学习·嵌入式·数字电路·计算机组成原理·硬件
逼子格4 个月前
硬件工程师笔面试真题汇总
面试·职场和发展·硬件工程师·数字电路·模拟电路·电路原理
TENET-5 个月前
计算机组成原理
嵌入式·数字电路·计算机组成原理