SystemVerilog Assertions应用指南 Chapter1.30 使用“ intersect”控制序列的长度

在123节讨论的" intersec"运算符可以有效地控制序列的长度,尤其是在时序窗口未定义上界的情况。每当使用可能性( eventuality)运算符时,检验器成功所需的时钟周期数没有限制。运算符 intersect提供了一个定义可能性运算符可以使用的最小和最大时钟周期数的机制。

属性p35定义了一个序列来检验在给定时钟边沿,如果信号a"为高,那么从下一个时钟周期开始信号"b"最终将为高接着在下一个时钟周期开始信号"c"最终也会为高。这个序列每当信号"a"为高时就开始,并且可能一直到整个模拟结束时才成功。这可以使用带1[*2:5]的 intersect运算符来加以约東。这个intersect的定义检查从序列的有效开始点(信号"a"为高),到序列成功的结柬点(信号"c"为高),一共经过2~5个时钟周期。

property p35;
	@(posedge clk)  1[*2:5] intersect
		(a ##[1:$] b ##[1:$] c) );
endproperty

a35: assert property(p35);

图1-37显示了属性p35在模拟中的响应。表1-17总结了断言a35的状态和相关信号的采样值。在一个给定的时钟边沿,如果信号"a"未被检测为高,那么这是一个失败。这种情况发生在时钟周期1,3,4,5,11和13,这些时刻没有有效开始。

检验在时钟周期2,7,8,9,10,12和14成功。可以看到序列从开始到结束至多花了5个时钟周期。检验在时钟周期6有个真正的失败。在时钟周期6检测到信号"a"为高,而且在时钟周期9信号"b"为高。但是在整个检查达到允许的最大长度,即时钟周期10,信号"c"依然未能为高,因此检验在时钟周期10失败。可以看到信号"c"在时钟周期11为高,但是这已经太晚了。

相关推荐
搬砖的小码农_Sky3 分钟前
硬件设计:RS485电平标准
单片机·嵌入式硬件·fpga开发
搬砖的小码农_Sky1 小时前
硬件设计:LVDS电平标准
嵌入式硬件·fpga开发
∑狸猫不是猫2 小时前
(15)CT137A- 按键消抖设计
fpga开发
我爱C编程2 小时前
基于FPGA的2ASK+帧同步系统verilog开发,包含testbench,高斯信道,误码统计,可设置SNR
fpga开发·信道·帧同步·snr·2ask·误码统计
可知可知不可知14 小时前
明解FPGA中LUT原理
fpga开发
如何学会学习?16 小时前
3. FPGA内部存储资源
fpga开发
szxinmai主板定制专家16 小时前
【国产NI替代】基于A7 FPGA+AI的16振动(16bits)终端PCIE数据采集板卡
人工智能·fpga开发
stm 学习ing16 小时前
HDLBits训练6
经验分享·笔记·fpga开发·fpga·eda·verilog hdl·vhdl
szxinmai主板定制专家17 小时前
【NI国产替代】基于国产FPGA+全志T3的全国产16振动+2转速(24bits)高精度终端采集板卡
人工智能·fpga开发
stm 学习ing17 小时前
HDLBits训练4
经验分享·笔记·fpga开发·课程设计·fpga·eda·verilog hdl