Vivado单独综合某一模块查看资源消耗

在写代码的工程中由于还没写完顶层模块或管脚约束无法综合完整工程查看资源消耗。可通过以下方式查看单独某个部分模块的资源消耗。


在TCL命令行中输入需要查看资源的模块命令:(可以不使用-part xc7z020clg484-1部分)

tcl 复制代码
synth_design -mode out_of_context -top array_cmd_top -part xc7z020clg484-1
  • -mode out_of_context:忽略 IO 约束和物理限制
  • -top:指定目标模块

完成综合后点击左上角Reports-Report Utilization即可查看资源消耗情况或者在左侧的Flow Navigator中Open Implemented Design中的Report Utilization。

Reports-Report Utilization:

Open Implemented Design中的Report Utilization:

资源消耗情况。点击百分比符号可查看百分比消耗。

相关推荐
南檐巷上学2 小时前
基于FPGA的正弦信号发生器、滤波器的设计(DAC输出点数受限条件下的完整正弦波产生器)
fpga开发·数字信号处理·dsp·dds
嵌入式-老费6 小时前
Linux Camera驱动开发(fpga + csi rx/csi tx)
fpga开发
ALINX技术博客19 小时前
【202601芯动态】全球 FPGA 异构热潮,ALINX 高性能异构新品预告
人工智能·fpga开发·gpu算力·fpga
JJRainbow1 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
s9123601011 天前
FPGA眼图
fpga开发
北京青翼科技1 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡
图像处理·人工智能·fpga开发·智能硬件·嵌入式实时数据库
minglie11 天前
verilog信号命名规范
fpga开发
XINVRY-FPGA1 天前
中阶FPGA效能红线重新划定! AMD第2代Kintex UltraScale+登场,记忆体频宽跃升5倍
嵌入式硬件·fpga开发·硬件工程·dsp开发·fpga
南檐巷上学2 天前
基于FPGA的音频信号监测识别系统
fpga开发·音频·verilog·fpga·傅立叶分析·fft·快速傅里叶变换
Aaron15882 天前
基于RFSOC的数字射频存储技术应用分析
c语言·人工智能·驱动开发·算法·fpga开发·硬件工程·信号处理