Vivado单独综合某一模块查看资源消耗

在写代码的工程中由于还没写完顶层模块或管脚约束无法综合完整工程查看资源消耗。可通过以下方式查看单独某个部分模块的资源消耗。


在TCL命令行中输入需要查看资源的模块命令:(可以不使用-part xc7z020clg484-1部分)

tcl 复制代码
synth_design -mode out_of_context -top array_cmd_top -part xc7z020clg484-1
  • -mode out_of_context:忽略 IO 约束和物理限制
  • -top:指定目标模块

完成综合后点击左上角Reports-Report Utilization即可查看资源消耗情况或者在左侧的Flow Navigator中Open Implemented Design中的Report Utilization。

Reports-Report Utilization:

Open Implemented Design中的Report Utilization:

资源消耗情况。点击百分比符号可查看百分比消耗。

相关推荐
LabVIEW开发2 天前
LabVIEW FPGA 编程:少编译几次的办法(系列 04/05)
fpga开发·labview
cmc10282 天前
318.关于在ip内部封装PLL,MMCM的注意事项
fpga开发
LabVIEW开发2 天前
LabVIEW CompactRIO 编程模式怎么选(系列 02/05)
fpga开发·labview
FPGA工程笔记2 天前
Xilinx Divider Generator IP 实战:64位有符号除法、Fractional 输出解析与定点数转换
verilog·fpga·vivado·xilinx·定点数·divider gen·fractional
FPGA小迷弟3 天前
FPGA 与千兆以太网校验和:从原理到 Verilog 实现
嵌入式硬件·fpga开发·无人机·ai编程·fpga
码农小韩3 天前
FPGA学习(二)——LED闪烁
fpga开发·verilog·fpga·led·组合逻辑·分频设计
9527华安4 天前
FPGA纯verilog实现DP视频接口,支持2K60帧分辨率,提供3套工程源码和技术支持
fpga开发·音视频·dp
ChaseVLSI5 天前
FPGA与ASIC的区别详解:内部结构、开发成本与适用场景,项目选型到底该选哪个
嵌入式硬件·fpga开发·硬件架构·硬件工程
9527华安6 天前
FPGA实现ARINC818总线协议,基于GT Transceivers Wizard高速收发器,提供7套工程源码和技术支持
fpga开发·transceivers·arinc818
小蘇的FPGA6 天前
fpga-wide-data-crc32
fpga开发