Vivado单独综合某一模块查看资源消耗

在写代码的工程中由于还没写完顶层模块或管脚约束无法综合完整工程查看资源消耗。可通过以下方式查看单独某个部分模块的资源消耗。


在TCL命令行中输入需要查看资源的模块命令:(可以不使用-part xc7z020clg484-1部分)

tcl 复制代码
synth_design -mode out_of_context -top array_cmd_top -part xc7z020clg484-1
  • -mode out_of_context:忽略 IO 约束和物理限制
  • -top:指定目标模块

完成综合后点击左上角Reports-Report Utilization即可查看资源消耗情况或者在左侧的Flow Navigator中Open Implemented Design中的Report Utilization。

Reports-Report Utilization:

Open Implemented Design中的Report Utilization:

资源消耗情况。点击百分比符号可查看百分比消耗。

相关推荐
Joshua-a3 小时前
高云FPGA在线调试/逻辑分析仪简要使用流程
嵌入式硬件·fpga开发·高云
博览鸿蒙20 小时前
FPGA 工程中常见的基础硬件问题
fpga开发
GateWorld1 天前
FPGA 实现无毛刺时钟切换
fpga开发·实战·无毛刺时钟
Seraphina_Lily1 天前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计
fpga开发
Seraphina_Lily1 天前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC,而 DSP 用 XINTF?
fpga开发
GateWorld1 天前
FPGA开发十年心路
fpga开发
ALINX技术博客2 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
fpga开发·fpga
Genevieve_xiao2 天前
【verilog】如何一小时成为verilog高手(并非
fpga开发
从此不归路2 天前
FPGA 结构与 CAD 设计(第3章)上
ide·fpga开发