Vivado单独综合某一模块查看资源消耗

在写代码的工程中由于还没写完顶层模块或管脚约束无法综合完整工程查看资源消耗。可通过以下方式查看单独某个部分模块的资源消耗。


在TCL命令行中输入需要查看资源的模块命令:(可以不使用-part xc7z020clg484-1部分)

tcl 复制代码
synth_design -mode out_of_context -top array_cmd_top -part xc7z020clg484-1
  • -mode out_of_context:忽略 IO 约束和物理限制
  • -top:指定目标模块

完成综合后点击左上角Reports-Report Utilization即可查看资源消耗情况或者在左侧的Flow Navigator中Open Implemented Design中的Report Utilization。

Reports-Report Utilization:

Open Implemented Design中的Report Utilization:

资源消耗情况。点击百分比符号可查看百分比消耗。

相关推荐
北京青翼科技2 小时前
青翼科技PCIe总线架构的2路10G光纤通道适配器丨数据采集卡丨PCIe接口板卡 2 路 SFP+光纤收发器
fpga开发·采集卡·fpga板卡·pcie接口·多功能板卡
9527华安4 小时前
2026年FPGA就业培训,临时抱佛脚版本
fpga开发
水云桐程序员4 小时前
Quartus II集成开发环境 |FPGA
笔记·fpga开发·硬件工程·创业创新
XINVRY-FPGA1 天前
XC7VX690T-2FFG1157I Xilinx AMD Virtex-7 FPGA
arm开发·人工智能·嵌入式硬件·深度学习·fpga开发·硬件工程·fpga
Terasic友晶科技1 天前
【案例展示】友晶科技全息传感器桥接解决方案
科技·fpga开发·holoscan·agilex 5·terasic
学习永无止境@1 天前
Verilog中有符号数计算
图像处理·算法·fpga开发
学习永无止境@1 天前
Sobel边缘检测的MATLAB实现
图像处理·opencv·算法·计算机视觉·fpga开发
fei_sun2 天前
数字芯片流程
fpga开发
YaraMemo2 天前
射频链的构成
5g·fpga开发·信息与通信·信号处理·射频工程
fei_sun2 天前
逻辑设计工程技术基础
fpga开发