verilog语言学习

1. 时延

2. 一位全加器设计:三种建模方式

实际的设计中往往是这三种设计模式的混合

3.

4.

5.

6.

7. 建立模型时信号的连接(重点)

8. initial语句

9. always语句

在always中不能同时判断同一个信号的上升沿(posedge)和下降沿(negedge),这是语法错误。

10. 阻塞语句和非阻塞语句(重点),要理清输出信号的逻辑关系

心得:

1、always模块内部的语句,非阻塞(<=) 语句是并发执行的,阻塞语句是顺序执行的。

2、在电平敏感的always块内使用阻塞语句(=)赋值,在边沿敏感的always块内使用非阻塞(<=) 语句赋值。

11.

12. 顺序执行和并发执行的例子

相关推荐
XINVRY-FPGA14 小时前
XC3S1000-4FGG320I Xilinx AMD Spartan-3 SRAM-based FPGA
嵌入式硬件·机器学习·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
stay_cloud3 天前
HDMI字符显示 —— 基于Genesys2
fpga·hdmi·genesys2
zhongxon4 天前
ORIN+FPGA高速采集AI智能处理板
无人机·rk3588·fpga·orin·orin+fpga·cameralink·coaxpress
XINVRY-FPGA8 天前
XCVP1802-2MSILSVC4072 AMD Xilinx Versal Premium Adaptive SoC FPGA
人工智能·嵌入式硬件·fpga开发·数据挖掘·云计算·硬件工程·fpga
9527华安9 天前
国产安路FPGA开发设计培训课程,提供开发板+工程源码+视频教程+技术支持
fpga开发·fpga·安路·视频教程·培训·安路fpga
brave and determined9 天前
可编程逻辑器件学习(day36):从沙粒到智能核心:芯片设计、制造与封装的万字全景解析
fpga开发·制造·verilog·fpga·芯片设计·硬件设计·芯片制造
XINVRY-FPGA11 天前
XCVU9P-2FLGC2104I Xilinx AMD Virtex UltraScale+ FPGA
嵌入式硬件·机器学习·计算机视觉·fpga开发·硬件工程·dsp开发·fpga
brave and determined11 天前
可编程逻辑器件学习(day34):半导体编年史:从法拉第的意外发现到塑造现代文明的硅基浪潮
人工智能·深度学习·fpga开发·verilog·fpga·设计规范·嵌入式设计
stay_cloud12 天前
《Verilog语言与FPGA实现》课程实验
verilog·fpga·数码管
brave and determined13 天前
可编程逻辑器件学习(day30):数字电路设计中的流水线技术:原理、实现与优化
学习·fpga开发·verilog·fpga·数字电路·硬件设计·嵌入式设计