verilog语言学习

1. 时延

2. 一位全加器设计:三种建模方式

实际的设计中往往是这三种设计模式的混合

3.

4.

5.

6.

7. 建立模型时信号的连接(重点)

8. initial语句

9. always语句

在always中不能同时判断同一个信号的上升沿(posedge)和下降沿(negedge),这是语法错误。

10. 阻塞语句和非阻塞语句(重点),要理清输出信号的逻辑关系

心得:

1、always模块内部的语句,非阻塞(<=) 语句是并发执行的,阻塞语句是顺序执行的。

2、在电平敏感的always块内使用阻塞语句(=)赋值,在边沿敏感的always块内使用非阻塞(<=) 语句赋值。

11.

12. 顺序执行和并发执行的例子

相关推荐
小眼睛FPGA7 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 以太网传输实验例程
科技·单片机·嵌入式硬件·ai·fpga开发·fpga
稀液蟹-plus2 天前
zynq-PS篇——bperez77中DMA驱动注意事项
linux·fpga
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
科技·嵌入式硬件·ai·fpga开发·fpga
最好有梦想~3 天前
LVDS TX RX IP调试笔记
fpga·lvds
XINVRY-FPGA3 天前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga
北城笑笑5 天前
FPGA 47 ,MIG 内存接口生成器深度解析( FPGA 中的 MIG 技术 )
fpga开发·fpga
XINVRY-FPGA22 天前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
c语言·c++·人工智能·嵌入式硬件·阿里云·fpga开发·fpga
迎风打盹儿25 天前
FPGA点亮ILI9488驱动的SPI+RGB接口LCD显示屏(二)
fpga·verilog hdl·ili9488·rgb接口·lcd显示屏
贝塔实验室1 个月前
FPGA 的硬件结构
arm开发·fpga开发·职场和发展·硬件架构·硬件工程·fpga·安全架构
贝塔实验室1 个月前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程