rfsoc FPGA 49DR 16收16发模块

前面简单介绍过RFSOC板卡

https://blog.csdn.net/jingjiankai5228/article/details/114734631

整体来说RFSOC降低了传统AD DA软硬件开发难度,但是同样存在整数点FS/N谐波大的问题

交织采样是通过多个AD拼接完成的,所以校准比较关键,和以前常用AD E2V芯片一样,校准主要是完成DC直流校准 GAIN 及OFFSET参数的校准

校准完可以看到整数点的SFDR有明显的改善

单板支持16收16发,可以满足绝大多数场景的运用,对于需要通道间同步的场景。RFSOC只需实现多Tile间的同步即可,同样降低软硬件的设计难度

DAC输出

相关推荐
星华云4 分钟前
[FPGA]Spartan6 Uart可变波特率读写JY901P惯导模块
fpga开发·verilog·jy901p·spartan6·惯导
碎碎思7 分钟前
基于 Gowin FPGA 的 SDR 开源方案:从硬件到射频全栈打通
fpga开发
S&Z346311 小时前
[SZ901]高级功能:远程调试
fpga开发
醇氧12 小时前
【学习】冯诺依曼架构和哈弗架构
fpga开发
尤老师FPGA15 小时前
HDMI数据的接收发送实验(七)
fpga开发
学习永无止境@15 小时前
FPGA设计中,主时钟与虚拟时钟的定义
fpga开发
进击的横打15 小时前
【车载开发系列】系统时钟与定时器
stm32·单片机·fpga开发
Nobody3316 小时前
Avalon® 接口规范知识文档(v2018.09.26)
fpga开发
GateWorld17 小时前
FPGA内部模块详解之六 FPGA的“心跳”与“神经网络”——时钟网络与布线资源深度解析
fpga开发·fpga内部时钟网络·fpga布线资源
lit_wei20 小时前
【ZYNQ的DMA获取FPGA数据处理,零拷贝,DMA方式】
fpga开发