rfsoc FPGA 49DR 16收16发模块

前面简单介绍过RFSOC板卡

https://blog.csdn.net/jingjiankai5228/article/details/114734631

整体来说RFSOC降低了传统AD DA软硬件开发难度,但是同样存在整数点FS/N谐波大的问题

交织采样是通过多个AD拼接完成的,所以校准比较关键,和以前常用AD E2V芯片一样,校准主要是完成DC直流校准 GAIN 及OFFSET参数的校准

校准完可以看到整数点的SFDR有明显的改善

单板支持16收16发,可以满足绝大多数场景的运用,对于需要通道间同步的场景。RFSOC只需实现多Tile间的同步即可,同样降低软硬件的设计难度

DAC输出

相关推荐
千穹凌帝1 小时前
SpinalHDL之结构(二)
开发语言·前端·fpga开发
一口一口吃成大V7 小时前
FPGA随记——FPGA时序优化小经验
fpga开发
贾saisai8 小时前
Xilinx系FPGA学习笔记(九)DDR3学习
笔记·学习·fpga开发
redcocal12 小时前
地平线秋招
python·嵌入式硬件·算法·fpga开发·求职招聘
思尔芯S2C1 天前
高密原型验证系统解决方案(下篇)
fpga开发·soc设计·debugging·fpga原型验证·prototyping·深度调试·多fpga 调试
坚持每天写程序1 天前
xilinx vivado PULLMODE 设置思路
fpga开发
redcocal2 天前
地平线内推码 kbrfck
c++·嵌入式硬件·mcu·算法·fpga开发·求职招聘
邹莉斯3 天前
FPGA基本结构和简单原理
fpga开发·硬件工程
悲喜自渡7213 天前
易灵思FPGA开发(一)——软件安装
fpga开发
ZxsLoves3 天前
【【通信协议ARP的verilog实现】】
fpga开发