【FPGA】Quartus18.1打包封装网表文件(.qxp)详细教程

当我们在做项目的过程中,编写的底层Verilog代码不想交给甲方时怎么办呢?此时可以将源代码打包封装成网表文件(.qxp)进行加密,并且在工程中进行调用。

Quartus II的.qxp文件为QuartusII Exported Partition,用于创建综合或者PAR之后的网表文件。

一、 .qxp文件打包封装步骤

  • 在QuartusII的Project Navigator中选中欲创建qxp的module文件,右击,选择"Design Partition > Set as Design Partition"。
  • 综合整个工程,想出PAR后的qxp就需要编译整个工程。
  • 点击菜单"Process",选择"Start > Start Partition Merge",以创建完整的module网表。
  • 点击菜单"Project",选择"Export Design Partition"。
  • 在弹出窗口中选择想要的层次和网表选项,即可导出.qxp文件。

二、示例

下面以按键控制LED灯的简单工程为例,展示网表文件封装的详细过程。

本工程用户代码模块分为三部分:

  • key_filter.v:按键消抖模块代码
  • keyLED.v:顶层设计文件
  • led_control.v:LED灯控制模块

    接下来将按键消抖模块key_filter.v封装为网表文件。
    1、在QuartusII的Project Navigator中选中欲创建qxp的module文件,右击,选择"Design Partition > Set as Design Partition"。

    选择"Design Partition > Set as Design Partition"之后,该module文件右上角会有一个品字形图标,如下:

    2、全编译整个工程
    3、点击菜单"Processing",选择"Start > Start Partition Merge",以创建完整的module网表。

    4、点击菜单"Project",选择"Export Design Partition"。

    5、在弹出窗口中选择想要的层次和网表选项,即可导出.qxp文件。
    首先下拉选择要导出的模块,然后修改导出的文件名,点击OK完成导出,如下:

    6、导出成功后,在工程目录下就会生成指定模块的一个.qxp文件,即网表文件

    此时,将原本添加到此工程中的key_filter.v按键消抖模块删除,再将刚才封装好的.qxp网表文件添加进工程,实现网表文件导入。


    还有另外一种导入.qxp文件的方式,如下:
    点击菜单"Project",选择"Import Design Partition"。

    在弹出的窗口中选择要导入的Partition。



    点击OK退出后以下会显示该网表文件的详细信息:

    点击OK完成网表文件导入此工程,最后全编译Quartus工程,即可实现按键消抖模块的功能,此时本工程中以及删除掉了按键消抖功能的全部代码,只有按键消抖模块的网表文件。
    以上就是网表文件封装的完整示例。
相关推荐
Riwuarua9 小时前
从近似0基础开始FPGA开发 -- part.11 AXI总线协议与工程应用
fpga开发
自小吃多10 小时前
高云 FPGA 添加时序约束笔记
笔记·fpga开发
学习FPGA的电气小兴兴16 小时前
基于FPGA的CORDIC旋转模式实现sin和cos运算
fpga开发·信号处理·数字信号处理·verilog·fpga·verilog hdl·cordic
blue_ice .19 小时前
DDS原理及简易实现
开发语言·经验分享·笔记·嵌入式硬件·fpga开发
明德扬19 小时前
AD9653采集模块怎样连接FPGA底板?从ADC采样到数据处理
学习·fpga开发·fpga
上海芯聚电子1 天前
ADC与FPGA之间,如何减少板级设计复杂度?
fpga开发·adc
自小吃多1 天前
高云FPGA ModelSim中的仿真
笔记·嵌入式硬件·fpga开发
通信王661 天前
适用于 FPGA 和 SoC 的UltraFast 设计方法指南(1)-UG949
fpga开发
明德扬1 天前
AD9653采集模块、PCIe采集卡和完整采集系统怎么选?
fpga开发·fpga
智塑未来1 天前
FPGA开发板选型:研发交付能力怎么看
人工智能·fpga开发