Verilog简明语法:Verilog语法总结

Verilog语法总结

1,典型的Verilog模块结构

cpp 复制代码
//	1,典型的	Verilog模块结构
module	M(P1, P2, P3, P4);
input			P1, P2;
output	[7:0]	P3;
inout			P4;

reg		[7:0]	R1, M1 [1:1024];
wire	W1, W2, W3, W4;

parameter		C1 = "This is a string";
initial		
begin : 块名
		//	声明语句

end

always@(触发事件)
begin
//	声明语句


end

//	连续赋值语句
assign	W1 = Expression;

wire	(Strong1, Weak0)	[3:0]	#(2, 3)	W2 = Expression;	//	???

//	模块实例引用
COMP	U1(W3,	W4);
COMP	U2(.P1(W3),		.P2(W4));

task	T1;				//	任务定义
	input	A1;
	inout	A2;
	output	A3;
		begin
				//	声明语句
		end
endtask

function	[7:0]	F1;		//	函数定义
	input	A1;
		begin
							//	声明语句
			F1 = 表达式;
		end

endfunction

endmodule	//	模块结束

2,声明语句

cpp 复制代码
//	2,声明语句
#delay
wait(Expression)
@(A or B or C)
@(posedge	Clk)
	Reg	 	=  Expression;
	Reg		<= Expression;

VectorReg[Bit]		= Expression;
VectorReg[MSB:LSB]	= Expression;
Memory[Address]		= Expression;

assign	Reg		= Expression;
deassign	Reg;

TaskEnable(...),
disable		TaskOrBlock;
EventName;

if(Condition)
...
else if(Condition)
...
else
...

case(Selection)
Choice1:
...

Choice2, Choice3:
...

default:
...

endcase

for(I = 0; I < MAX; I = I + 1)
...
	repeat(8)
...

while(Condition)
...

forever
...

3,Verilog语法总结的价值

上面简要语法总结可供读者快速查找,应注意其语法表示方法与本手册中其它地方的不同。

相关推荐
LabVIEW开发3 小时前
LabVIEW与FPGA超声探伤
fpga开发·labview·labview功能
cycf4 小时前
FPGA设计中的数据存储
fpga开发
FPGA之旅1 天前
FPGA从零到一实现FOC(一)之PWM模块设计
fpga开发·dubbo
XMAIPC_Robot1 天前
基于ARM+FPGA的光栅尺精密位移加速度测试解决方案
arm开发·人工智能·fpga开发·自动化·边缘计算
cycf1 天前
状态机的设计
fpga开发
szxinmai主板定制专家1 天前
【精密测量】基于ARM+FPGA的多路光栅信号采集方案
服务器·arm开发·人工智能·嵌入式硬件·fpga开发
千宇宙航2 天前
闲庭信步使用SV搭建图像测试平台:第三十二课——系列结篇语
fpga开发
千宇宙航2 天前
闲庭信步使用SV搭建图像测试平台:第三十一课——基于神经网络的手写数字识别
图像处理·人工智能·深度学习·神经网络·计算机视觉·fpga开发
小眼睛FPGA2 天前
【RK3568+PG2L50H开发板实验例程】FPGA部分/紫光同创 IP core 的使用及添加
科技·嵌入式硬件·ai·fpga开发·gpu算力
forgeda3 天前
如何将FPGA设计验证效率提升1000倍以上(2)
fpga开发·前沿技术·在线调试·硬件断点·时钟断点·事件断点