Verilog简明语法:Verilog语法总结

Verilog语法总结

1,典型的Verilog模块结构

cpp 复制代码
//	1,典型的	Verilog模块结构
module	M(P1, P2, P3, P4);
input			P1, P2;
output	[7:0]	P3;
inout			P4;

reg		[7:0]	R1, M1 [1:1024];
wire	W1, W2, W3, W4;

parameter		C1 = "This is a string";
initial		
begin : 块名
		//	声明语句

end

always@(触发事件)
begin
//	声明语句


end

//	连续赋值语句
assign	W1 = Expression;

wire	(Strong1, Weak0)	[3:0]	#(2, 3)	W2 = Expression;	//	???

//	模块实例引用
COMP	U1(W3,	W4);
COMP	U2(.P1(W3),		.P2(W4));

task	T1;				//	任务定义
	input	A1;
	inout	A2;
	output	A3;
		begin
				//	声明语句
		end
endtask

function	[7:0]	F1;		//	函数定义
	input	A1;
		begin
							//	声明语句
			F1 = 表达式;
		end

endfunction

endmodule	//	模块结束

2,声明语句

cpp 复制代码
//	2,声明语句
#delay
wait(Expression)
@(A or B or C)
@(posedge	Clk)
	Reg	 	=  Expression;
	Reg		<= Expression;

VectorReg[Bit]		= Expression;
VectorReg[MSB:LSB]	= Expression;
Memory[Address]		= Expression;

assign	Reg		= Expression;
deassign	Reg;

TaskEnable(...),
disable		TaskOrBlock;
EventName;

if(Condition)
...
else if(Condition)
...
else
...

case(Selection)
Choice1:
...

Choice2, Choice3:
...

default:
...

endcase

for(I = 0; I < MAX; I = I + 1)
...
	repeat(8)
...

while(Condition)
...

forever
...

3,Verilog语法总结的价值

上面简要语法总结可供读者快速查找,应注意其语法表示方法与本手册中其它地方的不同。

相关推荐
9527华安11 小时前
FPGA实现Aurora 64B66B数据回环传输,基于GTY高速收发器,提供4套工程源码和技术支持
fpga开发·aurora·高速收发器·gty·64b66b
嵌入式-老费12 小时前
Zynq开发实践(FPGA之verilog仿真)
fpga开发
希言自然也2 天前
FPGA 时序分析(一)
fpga开发
I'm a winner2 天前
基于FPGA的情绪感知系统设计方案:心理健康监测应用(一)
fpga开发·前沿研究
嵌入式-老费3 天前
Zynq开发实践(Verilog、仿真、FPGA和芯片设计)
fpga开发
hahaha60163 天前
pcie实现虚拟串口
stm32·单片机·fpga开发
9527华安3 天前
FPGA高端项目:图像采集+Aurora 8B10B+UDP图传架构,基于GTH高速收发器的光口转网口,提供工程源码和技术支持
fpga开发·架构·udp·aurora·gth·高速收发器·aurora 8b10b
徐晓康的博客3 天前
Verilog功能模块--SPI主机和从机(03)--SPI从机设计思路与代码解析
fpga开发·verilog·主机·spi·从机
listhi5204 天前
FPGA设计中的信号完整性量化与优化:探索高速数字系统的关键路径
fpga开发
hahaha60164 天前
xilinx的oddr原语是否可以直接使用verilog实现?
fpga开发