使用紫光同创FPGA实现HSSTLP IP支持的线速率

参考:UG040008, V1.9

使用Python代码计算速率

python 复制代码
Input = 156.25
M  = [1, 2]
N1 = [4, 5]
N2 = [1, 2, 3, 4, 5, 6, 8, 10]
D  = [1, 2, 4, 8]

output_values = []
for m in M:
    for n1 in N1:
        for n2 in N2:
            for d in D:
                output = Input * n1 * n2 * 2 / m / d
                output_values.append(output)

unique_data = list(set(output_values))
unique_data.sort()


for value in unique_data:
    print(value, end='\n')

分别计算125M和200Mhz时钟下支持的速率如下:

|---------|--------|
| 125M hz | 200Mhz |
| 500 | 800 |
| 625 | 1000 |
| 750 | 1200 |
| 781.25 | 1250 |
| 937.5 | 1500 |
| 1000 | 1600 |
| 1250 | 2000 |
| 1500 | 2400 |
| 1562.5 | 2500 |
| 1875 | 3000 |
| 2000 | 3200 |
| 2500 | 4000 |
| 3000 | 4800 |
| 3125 | 5000 |
| 3750 | 6000 |
| 4000 | 6400 |
| 5000 | 8000 |
| 6000 | 9600 |
| 6250 | 10000 |
| 7500 | 12000 |
| 8000 | 12800 |
| 10000 | 16000 |
| 12500 | 20000 |

相关推荐
s090713614 小时前
XIlinx FPGA使用LVDS的电源与电平关键指南
fpga开发·xilinx·lvds
Joshua-a1 天前
FPGA基于计数器的分频器时序违例的解决方法
嵌入式硬件·fpga开发·fpga
尤老师FPGA1 天前
LVDS系列38:Xilinx 7系 AD9253 LVDS接口设计仿真(五)
fpga开发
史蒂芬_丁1 天前
PG分频_CLB
fpga开发
博览鸿蒙1 天前
嵌入式是否如传说中那么简单?
fpga开发
Aaron15881 天前
全频段SDR干扰源模块设计
人工智能·嵌入式硬件·算法·fpga开发·硬件架构·信息与通信·基带工程
洋洋Young2 天前
【Xilinx FPGA】DDR3 SDRAM 控制器
fpga开发·xilinx
碎碎思2 天前
在 FPGA 里跑 SDR 和 FT8:一个 32 MHz 全频谱无线电的硬核实现
fpga开发
EVERSPIN2 天前
USB3.0接口转换高性能图像传感和数据采集方案
fpga开发·usb3.0·接口转换·usb3.0接口转换