使用紫光同创FPGA实现HSSTLP IP支持的线速率

参考:UG040008, V1.9

使用Python代码计算速率

python 复制代码
Input = 156.25
M  = [1, 2]
N1 = [4, 5]
N2 = [1, 2, 3, 4, 5, 6, 8, 10]
D  = [1, 2, 4, 8]

output_values = []
for m in M:
    for n1 in N1:
        for n2 in N2:
            for d in D:
                output = Input * n1 * n2 * 2 / m / d
                output_values.append(output)

unique_data = list(set(output_values))
unique_data.sort()


for value in unique_data:
    print(value, end='\n')

分别计算125M和200Mhz时钟下支持的速率如下:

|---------|--------|
| 125M hz | 200Mhz |
| 500 | 800 |
| 625 | 1000 |
| 750 | 1200 |
| 781.25 | 1250 |
| 937.5 | 1500 |
| 1000 | 1600 |
| 1250 | 2000 |
| 1500 | 2400 |
| 1562.5 | 2500 |
| 1875 | 3000 |
| 2000 | 3200 |
| 2500 | 4000 |
| 3000 | 4800 |
| 3125 | 5000 |
| 3750 | 6000 |
| 4000 | 6400 |
| 5000 | 8000 |
| 6000 | 9600 |
| 6250 | 10000 |
| 7500 | 12000 |
| 8000 | 12800 |
| 10000 | 16000 |
| 12500 | 20000 |

相关推荐
xyx-3v9 小时前
SOC相对于版上系统的优势是什么?
fpga开发
Aaron15881 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用
大数据·人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理
stars-he1 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真
笔记·fpga开发·udp
尤老师FPGA2 天前
HDMI数据的接收发送实验(十)
fpga开发
逻辑诗篇2 天前
破核拆解:PCIE719——基于Xilinx Zynq UltraScale+的高性能SAS扩展卡设计
fpga开发·架构
逻辑诗篇2 天前
高性能存储扩展利器|PCIE719 基于Zynq UltraScale+的企业级可编程SAS方案
fpga开发
liuluyang5302 天前
SV主要关键词详解
fpga开发·uvm·sv
happyDogg_2 天前
验证环境采样rtl时序数据遇到的问题
fpga开发
unicrom_深圳市由你创科技2 天前
项目分析和FPGA器件选型外包服务包括哪些内容?别让选错芯片毁了整个项目
fpga开发
Aaron15882 天前
27DR/47DR/67DR技术对比及应用分析
人工智能·算法·fpga开发·硬件架构·硬件工程·信息与通信·基带工程