使用紫光同创FPGA实现HSSTLP IP支持的线速率

参考:UG040008, V1.9

使用Python代码计算速率

python 复制代码
Input = 156.25
M  = [1, 2]
N1 = [4, 5]
N2 = [1, 2, 3, 4, 5, 6, 8, 10]
D  = [1, 2, 4, 8]

output_values = []
for m in M:
    for n1 in N1:
        for n2 in N2:
            for d in D:
                output = Input * n1 * n2 * 2 / m / d
                output_values.append(output)

unique_data = list(set(output_values))
unique_data.sort()


for value in unique_data:
    print(value, end='\n')

分别计算125M和200Mhz时钟下支持的速率如下:

|---------|--------|
| 125M hz | 200Mhz |
| 500 | 800 |
| 625 | 1000 |
| 750 | 1200 |
| 781.25 | 1250 |
| 937.5 | 1500 |
| 1000 | 1600 |
| 1250 | 2000 |
| 1500 | 2400 |
| 1562.5 | 2500 |
| 1875 | 3000 |
| 2000 | 3200 |
| 2500 | 4000 |
| 3000 | 4800 |
| 3125 | 5000 |
| 3750 | 6000 |
| 4000 | 6400 |
| 5000 | 8000 |
| 6000 | 9600 |
| 6250 | 10000 |
| 7500 | 12000 |
| 8000 | 12800 |
| 10000 | 16000 |
| 12500 | 20000 |

相关推荐
郝旭帅电子设计团队1 小时前
Xilinx FPGA的BANK标号命令规则
fpga开发·郝旭帅电子设计团队·郝旭帅
威嵌神州5 小时前
天脉 3 开发环境与 BSP 适配:IDE license、驱动开发、飞腾平台
ide·驱动开发·嵌入式硬件·fpga开发
FPGA小迷弟16 小时前
FPGA 应用技术能力的完整闭环(5-8)
fpga开发·dsp开发·fpga·sdr·无线电
狂奔蜗牛(bradley)18 小时前
搞定100ns抖动:ARM+FPGA混合EtherCAT主站实战方案
嵌入式硬件·fpga开发
free-elcmacom1 天前
FPGA学习笔记<2>Verilog输入
fpga开发·硬件工程
学习FPGA的电气小兴兴1 天前
基于FPGA的CORDIC向量模式实现arctan运算,Verilog HDL实现
嵌入式硬件·fpga开发·数字信号处理·verilog·fpga·cordic·arctan
FPGA小迷弟2 天前
FPGA 应用技术能力的完整闭环(1-4)
fpga开发·dsp开发·fpga·sdr·无线电
Eloudy2 天前
FPGA 开发与 IC 数字前端设计
fpga开发
tju新生代魔迷2 天前
Verilog HDL 学习笔记(十八)| 附录C:关键字、系统任务和编译指令
fpga开发
free-elcmacom2 天前
FPGA学习笔记<1>FPGA的开发流程
fpga开发·硬件工程·hdl