「Verilog学习笔记」可置位计数器

专栏前言

本专栏的内容主要是记录本人学习Verilog过程中的一些知识点,刷题网站用的是牛客网

复制代码
`timescale 1ns/1ns

module count_module(
	input clk,
	input rst_n,
	input set,
	input [3:0] set_num,
	output reg [3:0]number,
	output reg zero
	);
	
	reg [3:0] cnt ; 

	always @ (posedge clk or negedge rst_n) begin 
		if (~rst_n) cnt <= 0 ; 
		else cnt <= set ? set_num : cnt + 1 ; 
	end

	always @ (*) begin 
		if (~rst_n) zero <= 0 ; 
		else zero <= number == 0 ; 
	end

	always @ (posedge clk or negedge rst_n) begin 
		if (~rst_n) number <= 0 ; 
		else number <= cnt ;
	end

endmodule
相关推荐
xing_x_xx13 分钟前
Linux系统学习----概述与目录结构
学习
foo1st44 分钟前
JDK(Ubuntu 18.04.6 LTS)安装笔记
java·笔记·ubuntu
DKPT1 小时前
常见正则表达式整理与Java使用正则表达式的例子
java·笔记·学习·面试·正则表达式
下雨的Jim1 小时前
前端速成之——Script
前端·笔记
爱码小白1 小时前
wordpress学习笔记
笔记·学习
我的golang之路果然有问题2 小时前
快速上手GO的net/http包,个人学习笔记
笔记·后端·学习·http·golang·go·net
大溪地C2 小时前
HTML5 详细学习笔记
笔记·学习·html5
四夕白告木贞2 小时前
stm32week12
stm32·单片机·嵌入式硬件·学习
chuxinweihui2 小时前
数据结构——栈与队列
c语言·开发语言·数据结构·学习·算法·链表
帅云毅3 小时前
文件上传--解析漏洞和编辑器
笔记·学习·安全·web安全·编辑器·php