基本任务一：设计一个分频器，输入信号50MHZ,输出信号频率分别为1KHZ，500HZ，1HZ。
m100：
扩展任务二：控制蜂鸣器发出滴滴滴的声音
实验八 基于FPGA的分频器的设计
22的卡卡2023-12-31 20:37
相关推荐
s090713631 分钟前
ZYNQ 软硬件协同踩坑日记：PS写BRAM后，PL端连续4个地址读出相同数据的原因与解决办法tiger11918 小时前
FPGA独立实现LLM推理方案——FlighLLMfei_sun19 小时前
Systemverilog和Verilog区别史蒂芬_丁21 小时前
TI F28P65 使用 ePWM 模块模拟 SPI 时钟的详细方法fei_sun1 天前
HDLBits-Verilog PracticeAaron15881 天前
RFSOC+VU13P中在线部分可重构技术的应用分析qxl_7999151 天前
PCB元件对位：相机采集+YOLO定位完整工程方案（含坐标转换公式）daxi1502 天前
Verilog入门实战——第5讲：Testbench 仿真编写 + 波形查看与分析FPGA的花路2 天前
UDP协议LCMICRO-133108477462 天前
长芯微LPS123完全P2P替代ADP123，高性能、低压差的线性稳压器