Cortex-M4外设

关于Cortex-M4外设

专用外设总线(PPB)的地址映射为:

软件可以读取MPU类型寄存器0xE000ED90,以测试是否存在内存保护单元(MPU)。

  • Privileged:只有特权软件才能访问寄存器。
  • Unprivileged:非特权软件和特权软件都可以访问寄存器

嵌套向量中断控制器

本节描述NVIC及其使用的寄存器。NVIC支持:

  • 实现定义的中断数,范围为1~240个中断。
  • 每个中断的可编程优先级为0~255.较高的级别对应较低的优先级值,因此级别0是最高的中断优先级。
  • 电平和脉冲检测中断信号。
  • 中断的动态重优先级。
  • 将优先级值分组为组优先级和子优先级。
  • 中断尾链。
  • 外部不可屏蔽中断(NMI)。
  • 可选WIC,提供超低功耗睡眠模式支持。

处理器在异常入口时自动堆叠其状态,在异常出口时自动解除堆叠,没有指令开销。这提供了低延迟异常处理。NVIC寄存器的硬件实现如下:

使用CMSIS访问Cortex-M4 NVIC寄存器

CMSIS功能使不同的Cortex-M配置文件处理器之间的软件可移植性。

要在使用CMSIS时访问NVIC寄存器,请使用以下函数:

c 复制代码
/* 使能中断或异常 */
void NVIC_EnbaleIRQ(IRQn_Type IRQn);

/* 将中断或异常的挂起状态设置为1 */
void NVIC_SetPendingIRQ(IRQn_Type IRQn);

/* 读取中断或异常的挂起状态。如果挂起状态设置为1,则此函数返回非零值 */
uint32_t NVIC_GetPengdingIRQ(IRQn_Type IRQn);

void NVIC_SetPriority(IRQn_Type IRQn, uint32_t priority);

中断设置-使能寄存器

NVIC_ISER0~NVIC_ISER7寄存器使能中断,并显示哪些中断是使能的。

位赋值为:

31:0\]:中断设置使能位。 写:0=没影响;1=中断使能; 读:0=中断失能;1=中断使能。 如果一个挂起的中断被启用,NVIC会根据它的优先级激活这个中断。 如果中断未启用,断言其中断信号将中断状态更改为挂起,但NVIC永远不会激活中断,无论其优先级如何。

相关推荐
4caf139 分钟前
作业2:6位数码管静态显示
嵌入式硬件·51单片机
不做无法实现的梦~1 小时前
STM32解析PPM协议
stm32·单片机·嵌入式硬件
czhaii2 小时前
基于Arm Cortex-M7内核GD32H7
单片机·嵌入式硬件
番茄灭世神2 小时前
MCU开发常见软件BUG总结(持续更新)
c语言·stm32·单片机·嵌入式·gd32
wanghanjiett2 小时前
双轮平衡车建模及控制 2 PID控制原理与调参
嵌入式硬件·控制算法
EVERSPIN3 小时前
SQPI PSRAM为单片机提供RAM扩展方案
单片机·嵌入式硬件·psram·sqpi psram
Ar-Sr-Na3 小时前
STM32现代化AI开发指南-VSCode环境配置(macOS)
c语言·人工智能·vscode·stm32·嵌入式硬件·硬件工程
进击的小头3 小时前
第6篇:嵌入式芯片算力核心来源:多级流水线架构与指令并行机制详解
单片机·嵌入式硬件·架构
jacklood3 小时前
煤矿用甲烷报警仪的性能试验具体方法
单片机·嵌入式硬件·煤矿电子
不做无法实现的梦~4 小时前
px4仿真和示例运行
单片机·嵌入式硬件