Verilog刷题笔记29

题目:

Create a 100-bit binary ripple-carry adder by instantiating 100 full adders. The adder adds two 100-bit numbers and a carry-in to produce a 100-bit sum and carry out. To encourage you to actually instantiate full adders, also output the carry-out from each full adder in the ripple-carry adder. cout[99] is the final carry-out from the last full adder, and is the carry-out you usually see.

解题:

bash 复制代码
module top_module( 
    input [99:0] a, b,
    input cin,
    output [99:0] cout,
    output [99:0] sum );
    integer i;
    reg cined;
    always@(*)begin
        cined=cin;
        for(i=0;i<100;i++)
            begin
                sum[i]=cined^a[i]^b[i];
                cout[i]=(a[i]&b[i])|((a[i]^b[i])&cined);
                cined=cout[i];
            end
    end 

endmodule

结果正确:

说明:

为什么需要reg cined?

输入端口在 Verilog 中是不允许赋值的,因为它是顶层模块的输入端口,需要从模块外部提供数据。因此创建了一个cined(内部的变量)来代替 "cin",然后在 always 块的行为语句内使用这个变量。这样做可以避免直接修改输入端口的值。

相关推荐
superlls6 分钟前
(场景题)怎么实现数据的批量插入?
笔记·mybatis
繁花与尘埃28 分钟前
CSS引入方式(本文为个人学习笔记,内容整理自哔哩哔哩UP主【非学者勿扰】的公开课程。 > 所有知识点归属原作者,仅作非商业用途分享)
css·笔记·学习
_落纸1 小时前
《自动控制原理》第 3 章 线性控制系统的运动分析:3.6、3.7
笔记·自动化
colus_SEU2 小时前
【计算机网络笔记】第一章 计算机网络导论
笔记·计算机网络·1024程序员节
koo3643 小时前
李宏毅机器学习笔记33
人工智能·笔记·机器学习
IT伟哥3 小时前
软件设计师重点笔记-3
笔记·软考·软件设计师·软考备考
航Hang*3 小时前
第1章:初识Linux系统——第8节:查看/修改权限控制和ACL
linux·运维·服务器·笔记·操作系统
Peace & Love4874 小时前
C++初阶 -- 模拟实现list
开发语言·c++·笔记
摇滚侠5 小时前
Spring Boot3零基础教程,云服务停机不收费,笔记71
java·spring boot·笔记
丰锋ff5 小时前
英一2013年真题学习笔记
笔记·学习