第33篇:摩斯密码编码器

Q:本期我们使用计数器设计实现摩斯密码编码器。

A:将A到H这8个字母表示为一系列点(短脉冲)和破折号(长脉冲)组合成密码信息,使用0.5秒脉冲表示点,1.5秒脉冲表示破折号。

在DE2-115开发板的LEDR0上显示摩斯密码,使用SW[2:0]和KEY[1:0]作为输入。按下KEY1时,LEDR0显示由SW2~SW0指定的字母的摩斯密码(如A为000,LEDR0点亮0.5秒,再点亮1.5秒后熄灭),KEY0作为异步复位。

部分Verilog代码:

Signal Tap仿真调试:将SW2~SW0设置为"down,down,down"后,按下KEY1时,LEDR0先点亮0.5秒,再点亮1.5秒后熄灭,表示当前输入的摩斯密码是A。

相关推荐
fei_sun12 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto12 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安17 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈17 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun18 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思18 小时前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
江山如画,佳人北望21 小时前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT1 天前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发
碎碎思1 天前
很能体现FPGA硬件思维的一道面试题
fpga开发