[HDLBits] Sim/circuit9

This is a sequential circuit. Read the simulation waveforms to determine what the circuit does, then implement it.

2030405060708090100110120130140150160170180190200210clkaq4560123456014560

复制代码
module top_module (
    input clk,
    input a,
    output [3:0] q );
    always@(posedge clk)begin
        if(a)
            q <= 'd4;
        else if(q == 6)
            q <= 4'b0;
        else
            q <= q + 1;   
    end
endmodule
相关推荐
s090713621 小时前
【Agent】Claude code辅助verilog编程
fpga开发
3有青年1 天前
altera fpga agilex 5 连接到HVIO BANK上的参考时钟,是否可以作为HSIO BANK内部IOPLL的输入时钟
fpga开发
FPGA_ADDA1 天前
基于ZU47DR 的高性能射频卡
fpga开发
ooo-p1 天前
FPGA学习篇——Verilog学习之“流水灯”
学习·fpga开发
坏孩子的诺亚方舟1 天前
FPGA系统架构设计实践14_OTA升级
fpga·加载
FPGA小c鸡1 天前
【FPGA视频处理】帧缓冲设计完全指南:从单缓冲到三缓冲的深度解析与实战应用
fpga开发·音视频
hexiaoyan8271 天前
【无标题】高速信号处理设计原理图:413-基于双XCVU9P+C6678的100G光纤加速卡
fpga开发·高速信号处理·光纤加速·xcvu9p芯片·硬件加速卡
search71 天前
数字电子技术基础
fpga开发
ooo-p1 天前
FPGA学习篇——Verilog学习之“触摸按键控制LED灯”
学习·fpga开发
全栈开发圈2 天前
干货分享|深度学习计算的FPGA优化思路
人工智能·深度学习·fpga开发