[HDLBits] Sim/circuit9

This is a sequential circuit. Read the simulation waveforms to determine what the circuit does, then implement it.

2030405060708090100110120130140150160170180190200210clkaq4560123456014560

复制代码
module top_module (
    input clk,
    input a,
    output [3:0] q );
    always@(posedge clk)begin
        if(a)
            q <= 'd4;
        else if(q == 6)
            q <= 4'b0;
        else
            q <= q + 1;   
    end
endmodule
相关推荐
FPGA_无线通信几秒前
压缩解压缩算法 BFP-8bit
fpga开发
红糖果仁沙琪玛1 小时前
AD7616驱动开发-FPGA
驱动开发·fpga开发
坏孩子的诺亚方舟1 小时前
FPGA系统架构设计实践13_FPGA系统功能安全
fpga开发·系统架构·功能安全概念
ALINX技术博客2 小时前
【新品解读】5G/6G 基带系统级验证,AXVU13G 如何缩短高速系统研发周期
5g·fpga开发·fpga
坏孩子的诺亚方舟2 小时前
FPGA系统架构设计实践12_FPGA系统ECM0
fpga开发·系统架构·ecm·功能安全
啄缘之间5 小时前
10.基于 MARCH C+ 算法的SRAM BIST
经验分享·笔记·学习·verilog
s090713616 小时前
FPGA中同步与异步复位
fpga开发·verilog·xilinx·zynq
tiantianuser1 天前
RDMA设计15:连接管理模块设计2
网络协议·fpga开发·rdma·高速传输·cmac
民乐团扒谱机1 天前
十字路口交通信号灯控制器设计(Multisim 电路 + Vivado 仿真)
单片机·fpga开发·verilog·状态机·仿真·时序逻辑·multism
乌恩大侠1 天前
一文讲解 USRP X410
fpga开发·usrp