[HDLBits] Sim/circuit9

This is a sequential circuit. Read the simulation waveforms to determine what the circuit does, then implement it.

2030405060708090100110120130140150160170180190200210clkaq4560123456014560

复制代码
module top_module (
    input clk,
    input a,
    output [3:0] q );
    always@(posedge clk)begin
        if(a)
            q <= 'd4;
        else if(q == 6)
            q <= 4'b0;
        else
            q <= q + 1;   
    end
endmodule
相关推荐
知识充实人生6 小时前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安1 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf1 天前
高速接口基础
fpga开发
forgeda1 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8272 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
m0_575046342 天前
FPGA数据流分析
数据分析·fpga·数据流分析
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
forgeda2 天前
半年报中的FPGA江湖:你打你的,我打我的
fpga·行业现状·竞争格局
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发