LVDS TX RX IP调试笔记

分享一篇LVDS的调试笔记,简单实现了LVDS RX的时钟沿及bit位序调整。

1. 调试环境

zynq开发板的bank13使用2.5V供电,差分走线在XH2.54排针引出LVDS引脚,支持LVDS25 IO标准。使用短杜邦线连接进行本板发送接收回环。由于杜邦线并非差分走线,所以LVDS频率降低为200MHz。

软件 vivado2021.1
硬件 ZYNQ PI开发板(xc7z020)

2. 程序设计

此IP用于板卡间LVDS通信,使用xc7z020平台验证,理论上程序兼容xilinx 7 Series系列芯片,其他系列或厂家的芯片可在此程序修改适配,功能框图如下:

2.1. 程序结构

  1. top_lvds:顶层模块,用于产生发送的数据,例化rx tx模块。

  2. lvds_tx:lvds发送模块,将并行数据转串行发送。

  3. lvds_rx:lvds接收模块,将串行数据接收转并行。

  4. clk_wiz_0:pll,50MHz外部晶振输入,150MHz、25MHz、200MHz时钟输出。

  5. clk_wiz_1:pll,25MHz LVDS时钟引脚输入,25MHz、200MHz时钟输出。

  6. ila_0:用于抓信号调试。

2.2. 模块详解

2.2.1. top_lvds
  1. 通过1段式状态机控制发送数据,先发送65535个0x5c,之后发送递增数据。

  2. pll输入为50MHz的外部晶振,输出150MHz时钟用于IDELAYCTRL原语模块做参考时钟,输出25MHz、200MHz时钟用于LVDS发送。

  3. IDELAY或者ODELAY的延迟精度是由IDELAYCTRL的输入时钟决定的,调整刻度=1/( REFCLK 322)。

  4. REFCLK推荐值为200MHz,但本实验LVDS频率只有200MHz,半个时钟周期为2500ps,需要减小REFCLK使调整范围变大。REFCLK=150MHz时,调整刻度为104ps,104ps * 31 = 3224ps大于200MHz的半个时钟周期,满足调整要求。

2.2.2. lvds_tx
  1. OSERDESE2原语模块用于并行转串行输出,数据格式为SDR单边沿模式。

  2. tx_clk =25MHz;tx_clk_x8 =200MHz。

2.2.3. lvds_rx

delay状态机不断增加delay值,检测rx_data数据跳变,跳变说明delay刚好到时钟边沿。

bslip状态机不断滑位,直到匹配到模板数据0x5c。

3. 功能仿真

此仿真为实现后带时序仿真

3.1. 数据和时钟

LVDS时钟25M,数据200M,一个时钟周期发送8bit数据

3.2. 延时和滑位

  1. 未延时和移位时,tx发送0x5c匹配码,rx接收到为0xe2。

  2. 不断改变delay值,当delay=0x0c时数据变化,说明到达数据边沿,然后将延时加上或者减去四分之一个时钟周期,使采样位于数据中心。

  3. bslip发送脉冲进行移位,当检测到0x5c匹配码时,移位完成。

4. 时序和资源

4.1. 时序

存在一个时序报红。

  1. IDELAYCTRL的REFCLK不能低于190MHz,本实验实验杜邦线回环,LVDS只能跑到200MHz,为了增大IDELAY延时刻度,强行将REFCLK降为150MHz。正式产品LVDS速度可以提高,REFCLK为200MHz时,此报红会消除。

1.1. 资源

5. 上板测试

接线如下:

通过ila抓取信号,发送的数据回环接收正常;状态机状态正常

相关推荐
XINVRY-FPGA11 小时前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga
北城笑笑2 天前
FPGA 47 ,MIG 内存接口生成器深度解析( FPGA 中的 MIG 技术 )
fpga开发·fpga
XINVRY-FPGA19 天前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
c语言·c++·人工智能·嵌入式硬件·阿里云·fpga开发·fpga
迎风打盹儿22 天前
FPGA点亮ILI9488驱动的SPI+RGB接口LCD显示屏(二)
fpga·verilog hdl·ili9488·rgb接口·lcd显示屏
贝塔实验室1 个月前
FPGA 的硬件结构
arm开发·fpga开发·职场和发展·硬件架构·硬件工程·fpga·安全架构
贝塔实验室1 个月前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程
tiantianuser1 个月前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
ALINX技术博客1 个月前
【新品解读】一板多能,AXRF49 定义新一代 RFSoC FPGA 开发平台
射频工程·fpga·amd·rfsoc·alinx
迎风打盹儿1 个月前
FPGA仿真中阻塞赋值(=)和非阻塞赋值(<=)区别
verilog·fpga·阻塞赋值·非阻塞赋值·testbench仿真