关于XDC 约束固化flash流程

set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]---设置spi4线上电拿取速度会比1快(必要)

set_property CONFIG_MODE SPIx4 [current_design]

set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]---设置50,上电从flash拿程序会很快(设置50是必要的,比设置100快,如果不设置默认就)

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]---压缩固化文件的大小(如果flash空间局促这个操作必要)

固化文件bin文件最小,hex文件最大,mcs大小居中

相关推荐
梓仁沐白3 小时前
Verilog HDL 语言整理
fpga开发
FPGA_ADDA5 小时前
基于PXIE 总线架构的Kintex UltraScale 系列FPGA 高性能数据预处理板卡
fpga开发·pxie总线·ku060·ku115
搬砖的小码农_Sky14 小时前
FPGA:Lattice的FPGA产品线以及器件选型建议
嵌入式硬件·fpga开发·硬件架构·硬件工程
超能力MAX17 小时前
ZYNQ-AXI4 DDR读写测试
fpga开发
fpga小白历险记18 小时前
BUFDS_GTE2,IBUFDS,BUFG缓冲的区别
fpga开发
zly88653721 天前
MMIO机制详解
fpga开发
北京青翼科技1 天前
【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台
图像处理·fpga开发·信号处理
霖001 天前
PCIe数据采集系统
数据结构·经验分享·单片机·嵌入式硬件·fpga开发·信号处理
FakeOccupational1 天前
fpga系列 HDL : Microchip FPGA开发软件 Libero Soc 安装 & license申请
fpga开发
千歌叹尽执夏2 天前
FPGA: UltraScale+ bitslip实现(ISERDESE3)
fpga开发·training·ultrascale+·bitslip