关于XDC 约束固化flash流程

set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]---设置spi4线上电拿取速度会比1快(必要)

set_property CONFIG_MODE SPIx4 [current_design]

set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]---设置50,上电从flash拿程序会很快(设置50是必要的,比设置100快,如果不设置默认就)

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]---压缩固化文件的大小(如果flash空间局促这个操作必要)

固化文件bin文件最小,hex文件最大,mcs大小居中

相关推荐
FPGA小迷弟12 小时前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi15017 小时前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
biubiuibiu19 小时前
工业机器人编程语言详解:多样化选择与应用
fpga开发·机器人
lf28248143120 小时前
04 DDS信号发生器
fpga开发
szxinmai主板定制专家21 小时前
基于 STM32 + FPGA 船舶电站控制器设计与实现
arm开发·人工智能·stm32·嵌入式硬件·fpga开发·架构
ARM+FPGA+AI工业主板定制专家1 天前
基于ARM+FPGA+AI的船舶状态智能监测系统(二)软硬件设计,模拟量,温度等采集与分析
arm开发·人工智能·目标检测·fpga开发
szxinmai主板定制专家1 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(一)总体设计方案,包括振动、压力、温度、流量等参数
arm开发·人工智能·嵌入式硬件·fpga开发
FPGA小迷弟2 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
szxinmai主板定制专家2 天前
基于ZYNQ MPSOC船舶数据采集仪器设计(三)振动,流量,功耗,EMC,可靠性测试
arm开发·人工智能·嵌入式硬件·fpga开发
hoiii1872 天前
Vivado下Verilog交通灯控制器设计
fpga开发