关于XDC 约束固化flash流程

set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]---设置spi4线上电拿取速度会比1快(必要)

set_property CONFIG_MODE SPIx4 [current_design]

set_property BITSTREAM.CONFIG.CONFIGRATE 50 [current_design]---设置50,上电从flash拿程序会很快(设置50是必要的,比设置100快,如果不设置默认就)

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]---压缩固化文件的大小(如果flash空间局促这个操作必要)

固化文件bin文件最小,hex文件最大,mcs大小居中

相关推荐
博览鸿蒙17 小时前
FPGA 工程中常见的基础硬件问题
fpga开发
GateWorld21 小时前
FPGA 实现无毛刺时钟切换
fpga开发·实战·无毛刺时钟
Seraphina_Lily1 天前
从接口选型到体系结构认知——谈 CPU–FPGA–DSP 异构处理系统与同构冗余设计
fpga开发
Seraphina_Lily1 天前
CPU–FPGA–DSP 异构系统中的总线接口选型——为什么 CPU 用 eLBC,而 DSP 用 XINTF?
fpga开发
GateWorld1 天前
FPGA开发十年心路
fpga开发
ALINX技术博客2 天前
【ALINX 教程】FPGA Multiboot 功能实现——基于 ALINX Artix US+ AXAU25 开发板
fpga开发·fpga
Genevieve_xiao2 天前
【verilog】如何一小时成为verilog高手(并非
fpga开发
从此不归路2 天前
FPGA 结构与 CAD 设计(第3章)上
ide·fpga开发
Aaron15882 天前
基于VU13P在人工智能高速接口传输上的应用浅析
人工智能·算法·fpga开发·硬件架构·信息与通信·信号处理·基带工程
碎碎思2 天前
在 FPGA 上实现并行脉冲神经网络(Spiking Neural Net)
人工智能·深度学习·神经网络·机器学习·fpga开发