第16篇:JTAG UART IP应用<三>

Q:如何通过HAL API函数库访问JTAG UART?

**A:**Quartus硬件工程以及Platform Designer系统也和第一个Nios II工程--Hello_World的Quartus硬件工程一样。

Nios II软件工程对应的C程序调用HAL API函数,如open用于打开和创建文件,write用于向打开的文件中写入数据、strlen用于检测字符串实际长度、read用于从文件描述符对应的文件读取数据、close用于关闭一个已经打开的文件。

本实验检测输入的字符串是否有18个字符,直到空结束字符但不包括空结束字符。如输入有18个字符的字符串"welcome to terasic",则打印出"welcome to terasic too!"的信息;如果输入的字符大于18个,如"Hello, welcome to terasic!",只会打印出前18个字符。

相关推荐
Aaron15884 小时前
三种主流接收机架构(超外差、零中频、射频直采)对比及发展趋势浅析
c语言·人工智能·算法·fpga开发·架构·硬件架构·信号处理
博览鸿蒙4 小时前
一颗数字系统是如何在 FPGA 上“跑起来”的?
fpga开发
雨洛lhw9 小时前
FPGA JTAG接口设计全解析
fpga开发·jtag
minglie118 小时前
iverilog 配合 Makefile 搭建 Verilog 仿真工程
fpga开发
芒果树技术18 小时前
MangoTree案例分享:基于AtomRIO FPGA平台,客户实现自适应主动减振
测试工具·fpga开发·模块测试
雨洛lhw19 小时前
按键电路设计的细节
fpga开发
minglie11 天前
vio_uart的浏览器版上位机
fpga开发
不吃鱼的羊1 天前
达芬奇PWM模块
单片机·嵌入式硬件·fpga开发
FPGA小迷弟1 天前
京微齐力FPGA联合modelsim仿真操作
fpga开发·ic·verilog·fpga·仿真
浩子智控1 天前
zynq上用verilog实现单稳态电路
fpga开发