FPGA IO_BANK、IO_STANDARD

描述

Xilinx 7系列FPGA和UltraScale体系结构提供了高性能(HP)和

高范围(HR)I/O组。I/O库是I/O块(IOB)的集合,具有可配置的

SelectIO驱动程序和接收器,支持多种标准接口

单端和差分。HP I/O组旨在满足性能要求

电压高达的高速存储器和其他芯片到芯片接口的要求

1.8伏。人力资源I/O库旨在支持更广泛的I/O标准

电压高达3.3V。

每个I/O组都包括片上输出强度和转换速率的可编程控制

使用数字控制阻抗(DCI)的终端,以及内部

产生参考电压(INTERNAL_VREF)。

在UltraScale设备中,大多数I/O组由52个IOB组成,尽管HR I/O是小型组

由26个IOB组成。而在7系列设备中,大多数I/O组包括50个IOB,这与

时钟区域的高度。设备上I/O组的数量取决于大小

以及封装引脚。

有关I/O组以及与I/O分配相关的规则的更多信息,请参阅7

系列FPGA SelectIO资源用户指南(UG471)参考文献2和UltraScale体系结构

选择IO资源用户指南(UG571)参考文献8。

相关对象

从第104页的图2-27中,您可以看到I/O组与端口网表对象相关,

设备的package_pin和由I/O块实现的I/O标准。

您可以获得相关的package_pins、端口、时钟区域或站点的io_banks:

get_iobanks-ofget_clock_regions X0Y2

您还可以查询端口、clock_region、站点、SLR、I/O标准、package_pin、,

pkgpin_bytegroup和与I/O组相关联的pkgpin_nibble对象:

get_sites-ofget_iobanks 227

属性

在I/O Bank对象上找到的属性如下,其中包含示例值:
Property Type Read-only Value
BANK_TYPE string true BT_HIGH_PERFORMANCE
CLASS string true iobank
DCI_CASCADE string* false
INTERNAL_VREF double false
IS_MASTER bool true 0
IS_SLAVE bool true 0
MASTER_BANK string true
NAME string true 46
VCCOSENSEMODE string false
The properties of an io_bank can be listed with the following command:
report_property -all lindex \[get_iobanks 0]

描述
IO_STANDARD对象定义目标Xilinx支持的可用IOSTANDARD
装置IO_STANDARD对象可以通过
IOSTANDARD属性,用于配置当前中的输入、输出或双向端口
设计有关支持标准的更多信息,请参阅7系列FPGA SelectIO
资源用户指南(UG471)参考文献2和UltraScale体系结构SelectIO资源用户
指南(UG571)参考文献8。
相关对象
您可以查询与特定BEL、SITE、PACKAGE_PIN关联的IO_STANDARD,
IO_BANK或感兴趣的PORT:
get_io_standards-get_ports ddr4_sdram_dm_n\[0的
您还可以查询实现特定IO_STANDARD的PORT对象:
get_ports-ofget_io_standards POD12_DCI
提示:在这种情况下,还可以通过查看IOSTANDARD属性来找到端口:
get_ports-筛选器{IOSTANDARD==POD12_DCI}
属性
在package_pin对象上找到的属性如下,其中包含示例值:
Property Type Read-only Value
CLASS string true io_standard
DIRECTION string true INPUT OUTPUT BIDIR
DRIVE_STRENGTH string true NA
HAS_VCCO_IN bool true 1
HAS_VCCO_OUT bool true 1
HAS_VREF bool true 1
INPUT_TERMINATION string true SINGLE
IS_DCI bool true 1
IS_DIFFERENTIAL bool true 0
NAME string true POD12_DCI
OUTPUT_TERMINATION string true DRIVER
SLEW string true SLOW MEDIUM FAST
SUPPORTS_SLEW bool true 0
VCCO_IN double true 1.200
VCCO_OUT double true 1.200
VREF double true 0.840
The properties of package_pin objects can be listed with the following command:
report_property -all lindex \[get_io_standards 0]

相关推荐
1560820721915 小时前
关于AGC性能测试
fpga开发
威嵌神州19 小时前
国产化加固计算机项目选型笔记|板卡、整机、平板与定制模块评估要点
笔记·fpga开发·电脑
泡泡糖的中文规格书21 小时前
HDLbits 1.2 学习笔记
fpga开发·学习笔记·verilog
樱木花道長21 小时前
AMD Ross 深度系列 5:实战演示 —— MATLAB 到 FPGA,edge-detection 边缘检测全流程
fpga开发
吉他英雄一里2 天前
FPGA--RAM
fpga开发
szxinmai主板定制专家2 天前
储能 EMS、微网控制器选型:RK3588、RK3576、RK3568+FPGA 怎么选?多网、多 CAN、EMC 设计权衡
人工智能·深度学习·机器学习·fpga开发·工业网关·rk3576·电力网关
XMAIPC_Robot2 天前
ARM+FPGA+AI船舶/工业自动化控制器EMC测试等级解析(IEC60533/IEC60945)
arm开发·人工智能·fpga开发·zynq·arm+fpga·rk3588+fpga
ALINX技术博客2 天前
ALINX 亮相 2026 工博会,聚焦 FPGA 行业应用场景
ai·fpga开发·射频工程
星夜离尘562 天前
FPGA 复位回归实验:双时钟停钟、释放中重入与消费端首拍自检
fpga开发
szxinmai主板定制专家2 天前
ZYNQ 数据采集方案踩坑总结:电力强电磁干扰、工业现场多协议适配优化
运维·人工智能·fpga开发·机器人·zynq