fpga系列 HDL:跨时钟域同步 shift register同步(CDC)毛刺滤除&解码前去抖动滤波模块

bash 复制代码
`timescale 1ns / 1ps

module FilterSig( 
    Clk, 
    nRst, 
    FiltSigIn, 
    FiltSigOut 
    );

input Clk, nRst;
input FiltSigIn;
output FiltSigOut;

reg [4:0] FiltSigInReg ;

always @(posedge Clk or negedge nRst)
if (!nRst) begin
    FiltSigInReg <= 'd0 ;
end
else begin
    FiltSigInReg <= {FiltSigInReg[3:0], FiltSigIn} ;
end

reg FiltSigOut ;
always @(posedge Clk or negedge nRst)
if (!nRst) 
    FiltSigOut <= 1'b0 ;
else if (FiltSigInReg[4:3] == 2'b11)
    FiltSigOut <= 1'b1 ;
else if (FiltSigInReg[4:3] == 2'b00)
    FiltSigOut <= 1'b0 ;

endmodule
  • 以上的滤波位移寄存器时钟和解码滤波结果的时钟之间的关系:
    • 最大滤除毛刺宽度 :
      在连续 3 周期判定的逻辑下,如果输入信号上的高电平或低电平脉冲宽度小于 3 个 Clk 周期,它就绝不可能填满判定窗口,从而会被系统完全滤除。
    • 时钟不能太快:如果时钟周期太短(频率太高),1个微小的毛刺就能维持 3 个时钟周期,滤波器就会把毛刺误当作有效信号放过去。 时钟不能太慢:如果时钟周期太长(频率太低),有效的信号可能还没来得及维持 3 个周期就结束了,系统会把有效信号当成毛刺滤掉。
    • 时钟周期的定量关系 :设输入信号中需要滤除的电气噪声/机械抖动的最大持续时间为 T n o i s e T_{noise} Tnoise,输入信号的有效最小脉冲宽度为 T s i g T_{sig} Tsig。
      T n o i s e 2 < T c l k < T s i g 3 \frac{T_{noise}}{2} < T_{clk} < \frac{T_{sig}}{3} 2Tnoise<Tclk<3Tsig

CG

相关推荐
hexiaoyan8273 分钟前
FMC 子卡设计原理图:154-基于FMC 八路SFP+万兆光纤子卡
fpga开发·光纤收发·fmc 子卡·万兆光纤子卡·sfp+万兆光纤
北京青翼科技12 小时前
青翼基于PCIe总线架构的4路HD-SDI/3G-SDI视频图像模拟源丨图像处理
fpga开发·图像模拟源·fpga开发板·pcie板卡
涛tao讲道16 小时前
星载FPGA选型与抗辐射设计手册
fpga开发·抗单粒子翻转·涛tao悟道·涛的天道观·seu
艾芯微科技16 小时前
钰泰 ETA6973PQ3Y|QFN3×3 2A 同步降压 Buck,I2C 可配置多档输出,动态调压 PMIC
网络·单片机·嵌入式硬件·fpga开发·集成测试·51单片机
NamoAmitabha12816 小时前
lwIP 问答---deepseek
fpga开发
吉他英雄一里16 小时前
时钟IP核(MMCM PLL)
fpga开发
星夜离尘5616 小时前
FPGA实现CRC-8/SMBUS:从参数和位序核对到1041次自检
fpga开发·verilog·fpga·crc
匠行科技1 天前
6U‑VPX 高密度异构处理板硬件方案实践
fpga开发·硬件工程
努力搬砖的小H1 天前
FPGA应用技巧之AXI4-FULL-uiFDMA IP仿真验证
经验分享·fpga开发·axi
hexiaoyan8272 天前
高速图像采集卡处理板卡设计原理图:10-基于TMS320C6678+XC7K325T的6U CPCI Full Camera Link图像处理平台
fpga开发·高速图像采集·图像采集卡·c6678板卡