Verilog描述一个带有异步置位和异步清零的D触发器

1 带有异步置位和异步清零的D触发器的真值表:

2 Verilog代码描述

复制代码
module DFF_SR(CLK, D, Rd, Sd, Q, QN);
	input CLK, D, Rd, Sd;
	output Q, QN;
	reg Q_DFF;

	always @(posedge CLK
	 or negedge Rd or negedge Sd)begin
		if(!Rd)
			Q_DFF <= 1'b0;
		else if(!Sd)
			Q_DFF <= 1'b1;
		else
			Q_DFF <= D;
	end

	assign Q = Q_DFF;
	assign QN = ~Q_DFF;
	
endmodule

已经经本人验证,放心使用

相关推荐
G皮T4 天前
【弹性计算】异构计算云服务和 AI 加速器(四):FPGA 虚拟化技术
阿里云·fpga开发·云计算·虚拟化·fpga·异构计算·弹性计算
超级大咸鱼8 天前
verilog实现十进制正数与ASCII码互转
verilog·fpga·ascii
北城笑笑9 天前
FPGA 34 ,FPGA 与 DSP 技术,赋能工业 4.0 时代,理论解析( FPGA 与 DSP技术,工业界的「硬件快手」与「软件大脑」)
fpga开发·fpga
学习永无止境@9 天前
FPGA设计中IOB约束
开发语言·fpga开发·fpga·时钟约束
xiaguangbo14 天前
Verilog-HDL/SystemVerilog/Bluespec SystemVerilog vscode 配置
linux·fpga
学习永无止境@14 天前
FPGA设计中时间单位科普
fpga开发·fpga·时钟约束
霖0014 天前
FPGA中级项目6——VGA 2part
经验分享·fpga开发·课程设计·模块测试·fpga
林伟_fpga14 天前
关于波士顿动力2025年3月的人形机器人最新视频
机器人·fpga
霖0016 天前
FPGA中级项目4——DDS实现
大数据·经验分享·嵌入式硬件·学习·fpga开发·fpga
霖0021 天前
FPGA中级项目1——IP核(ROM 与 RAM)
经验分享·fpga开发·课程设计·模块测试·fpga