Verilog描述一个带有异步置位和异步清零的D触发器

1 带有异步置位和异步清零的D触发器的真值表:

2 Verilog代码描述

复制代码
module DFF_SR(CLK, D, Rd, Sd, Q, QN);
	input CLK, D, Rd, Sd;
	output Q, QN;
	reg Q_DFF;

	always @(posedge CLK
	 or negedge Rd or negedge Sd)begin
		if(!Rd)
			Q_DFF <= 1'b0;
		else if(!Sd)
			Q_DFF <= 1'b1;
		else
			Q_DFF <= D;
	end

	assign Q = Q_DFF;
	assign QN = ~Q_DFF;
	
endmodule

已经经本人验证,放心使用

相关推荐
小眼睛FPGA1 小时前
【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程
科技·嵌入式硬件·ai·fpga开发·fpga
最好有梦想~1 天前
LVDS TX RX IP调试笔记
fpga·lvds
XINVRY-FPGA1 天前
XCZU47DR-2FFVG1517I Xilinx FPGA AMD ZynqUltraScale+ RFSoC
人工智能·嵌入式硬件·fpga开发·信息与通信·信号处理·射频工程·fpga
北城笑笑3 天前
FPGA 47 ,MIG 内存接口生成器深度解析( FPGA 中的 MIG 技术 )
fpga开发·fpga
XINVRY-FPGA20 天前
XCVU47P-2FSVH2892E Xilinx Virtex UltraScale+ FPGA AMD
c语言·c++·人工智能·嵌入式硬件·阿里云·fpga开发·fpga
迎风打盹儿23 天前
FPGA点亮ILI9488驱动的SPI+RGB接口LCD显示屏(二)
fpga·verilog hdl·ili9488·rgb接口·lcd显示屏
贝塔实验室1 个月前
FPGA 的硬件结构
arm开发·fpga开发·职场和发展·硬件架构·硬件工程·fpga·安全架构
贝塔实验室1 个月前
FPGA 动态重构配置流程
驱动开发·fpga开发·硬件架构·硬件工程·射频工程·fpga·基带工程
tiantianuser1 个月前
RDMA简介5之RoCE v2队列
fpga开发·verilog·fpga·rdma·高速传输·rocev2
ALINX技术博客1 个月前
【新品解读】一板多能,AXRF49 定义新一代 RFSoC FPGA 开发平台
射频工程·fpga·amd·rfsoc·alinx