Vivado 2020.1 HLS IP在BD模式无法生成问题

折腾了一周整整,记录一下,希望对大家有用。

各种找、各种操作,也问了FAE,都没搞定。

最后看到如下博文的方法3,管用。

vivado综合hls类ip核报错问题解决方案_vivado ip synth checkpoint mode-CSDN博客

报错描述 moudle "" not found 等,每个ip核3行

解决方法1:路径过长,缩减路径

解决方法2:将系统时间改至2018年之前后编译--Y2K22补丁包,

Widget (xilinx.com)https://support.xilinx.com/s/article/76960?language=en_US

解决方法3:https://support.xilinx.com/s/article/70400?language=en_US

70400 - Vivado IP Flows - Synthesizing a Block design in non-project mode fails with ERROR: [Synth 8-439] module '<hls IP submodule>' not found (xilinx.com)

本文章详细记录解决方法3的操作过程。

v_frmbuf_wr这个IP的example工程

(1)到工程目录

cd D:/waibao/TongJi_FPGA_ADAS/FPGA_PROs/vfb_ip/test/v_frmbuf_wr_0_ex

(2)read_bd ex_synth.bd

read_bd v_frmbuf_wr_0_ex.srcs/sources_1/bd/ex_synth/ex_synth.bd

提示已经在了,不再添加。

(3)

set_property synth_checkpoint_mode None [get_files ex_synth.bd]

generate_target -force all [get_files ex_synth.bd]

compile_c [get_ips ex_synth_v_frmbuf_wr_0_0]

compile_c [get_ips ex_synth_v_frmbuf_rd_0_0]

(4)synth_design 貌似没用,直接点图形界面综合更好。

相关推荐
(:满天星:)3 小时前
第31篇:块设备与字符设备管理深度解析(基于OpenEuler 24.03)
linux·运维·服务器·网络·centos
小陶来咯3 小时前
【仿muduo库实现并发服务器】Acceptor模块
运维·服务器
cui_hao_nan3 小时前
Docker后端部署
运维·docker·容器
ZZH1120KQ4 小时前
Linux系统安全及应用
linux·运维·系统安全
小扎仙森4 小时前
关于服务器宝塔转移wordperss子比主题问题
运维·服务器
小小小糖果人4 小时前
Linux云计算基础篇(5)
linux·运维·服务器
我不是哆啦A梦4 小时前
破解风电运维“百模大战”困局,机械版ChatGPT诞生?
运维·人工智能·python·算法·chatgpt
weixin_7714323115 小时前
linux系统 weblogic10.3.6(jar) 下载及安装
linux·运维·jar
scuter_yu5 小时前
主流零信任安全产品深度介绍
运维·网络·安全
开开心心就好5 小时前
免费PDF处理软件,支持多种操作
运维·服务器·前端·spring boot·智能手机·pdf·电脑