数字通信系统的同步基础

数字通信系统的同步基础

同步是大多数协调活动的基础,从交响乐团或芭蕾舞团的表演到数字通信。数字通信涉及从源发送数据并在目的地恢复数据。首先,从源传输的数据应在接收器处无误地恢复,其次,源数据应在目的地接收。发送方和接收方之间的同步使这两件事成为可能。这篇博客文章解释了数字通信系统中各种类型的同步。

位同步

通信系统内的同步是使用标准时钟实现的。这种形式的同步可视为"位同步"。时钟的一个边沿将数据从发送器发送出去,而时钟的延迟边沿在目的地接收数据。两个边沿可以是同一时钟的上升沿和下降沿。下图概述了数字接口数据传输中涉及的各种延迟。驱动两个接口并具有一定质量以满足要求的公共时钟可以满足此类系统的时钟和同步要求。

数字接口的关键时钟问题是时钟边沿变化,通常称为抖动。抖动是时钟边沿的快速移动,可能会错误地导致对错误的数字状态进行采样。接口定义了特定速度的接口的最大可接受变化。在眼图中,水平宽度取决于信号交叉。水平宽度提供了系统中发生的时钟变化的充分测量。这是驱动接口的时钟性能的直接衡量标准。在许多情况下,特定频带内的时钟抖动的 RMS 值被指定为实现一定水平的误码率。

帧同步

"帧同步"用于确定代码字或字组的开始和结束,以区分帧和接收的原始比特流。这可以通过接收器上的状态机不断寻找特定比特序列的重复模式并确定帧边界来实现。对于时分复用方案,帧同步至关重要。

网络同步涉及多台设备之间的时钟。传输时钟信号嵌入到数据信号中,用于跨物理分离的系统进行通信。线路编码系统传输信号以适应物理层传输介质,并将时钟编码到信号中。时钟恢复机制提取并清理接收器上的时钟。提取的时钟确保以正确的间隔对数据进行采样并将其存储在接收缓冲区中以供系统使用。提取的时钟基于系统接收数据的速率,可能与本地系统时钟不同。

物理层收发器总是会实现传入缓冲存储,以适应远程传输速率与目标接收速率的变化。此缓冲区的大小旨在适应一定时间内转换时钟和接收块之间的最大偏差。如果发送和接收时钟在一定时间内持续偏差,则数据块可能会重复或丢失。同步的主要思想是确保所有参与元素具有相同的平均频率。

网络同步方法

可以采用多种方法实现网络同步。

原子钟

原子钟根据原子的跃迁时间产生其咔嗒声,并且应该非常精确。这种部署可以在所有单个网络元素中安装原子钟。所有时钟的精度在定义的时间段内都在一定限度内。底层通信系统可以使用精度限度来执行错误通信。与其他基于传输的同步系统相比,这种系统可能成本较高。

GNSS 信号

当有足够的信号可供解码时,全球导航卫星系统可提供准确的计时。GNSS 信号无处不在。通过应用 GNSS 解决方案,可以将主要参考可追溯性直接引入系统。

物理层同步

物理层同步是将频率同步引入系统网络的标准方法。传统数字传输系统和最先进的分组传输系统使用物理层时钟恢复作为实现可靠同步的基本方法。

从物理层提取的时钟被发送到锁相环系统,以消除时钟变化,实现物理同步。本质上,系统中的本地参考时钟由来自网络的时钟信息控制,使系统可追溯到主时钟。本地参考时钟的质量取决于接收时钟所需的清理和其他稳定性要求,例如保持。保持是指在所有网络参考丢失时继续提供一定质量的时钟的能力。

基于数据包的同步

基于数据包的同步在协议层工作。物理时钟被编码为时间戳并嵌入在数据包中。同步数据包通过源和目标之间的协议机制进行交换。目标运行伺服机制来恢复时钟并将其转换为物理形式。基于数据包的时钟是双向的,支持频率同步以及相位和时间对齐。

使用基于数据包的时钟,每个节点在数据包进入系统时为其打上时间戳,不断将其与远程时间戳进行比较,并控制本地时钟以匹配远程时钟。在许多实施示例中,数据包时钟与物理层时钟相结合,以利用物理层时钟的长期频率精度。

结论

良好的同步可确保无错误且高效的数据传输,这对数字通信至关重要。同步可以在多个层面进行,使用原子钟、GNSS 信号、物理层同步或基于数据包的同步。

相关推荐
fei_sun15 小时前
【Verilog】第一章作业
fpga开发·verilog
深圳市雷龙发展有限公司longsto16 小时前
基于FPGA(现场可编程门阵列)的SD NAND图片显示系统是一个复杂的项目,它涉及硬件设计、FPGA编程、SD卡接口、NAND闪存控制以及图像显示等多个方面
fpga开发
9527华安20 小时前
FPGA实现PCIE3.0视频采集转10G万兆UDP网络输出,基于XDMA+GTH架构,提供工程源码和技术支持
网络·fpga开发·udp·音视频·xdma·pcie3.0·万兆网
able陈20 小时前
为什么verilog中递归函数需要定义为automatic?
fpga开发
fei_sun21 小时前
【Verilog】第二章作业
fpga开发·verilog
碎碎思1 天前
如何使用 Vivado 从源码构建 Infinite-ISP FPGA 项目
fpga开发·接口隔离原则
ianvtenr1 天前
5G RedCap有哪些技术特点
5g·5g redcap·5g轻量化
江山如画,佳人北望1 天前
fpga-状态机的设计及应用
fpga开发
晓晓暮雨潇潇1 天前
Xilinx IP核(3)XADC IP核
fpga开发·vivado·xadc·ip核
CWNULT1 天前
AMD(Xilinx) FPGA配置Flash大小选择
fpga开发