FPGA-Vivado2017.4-建立AXI4用于单片机与FPGA之间数据互通

1、打开工程,并建创建IP核

2、点击下一步

3、选择AXI4,点击下一步

4、起名字,并设置存储位置

5、设置一次传输,数据最大传输的数量

6、建立IP和编辑IP

7、建立连接口,根据第5步最多设置512*32个字节,注意分配输出和输入

intput 是FPGA到MCU,output是MCU到FPGA数据传输

8、建立内部例化调用

9、数据例化内部调用,建立链接,名称、类型、大小和第7步要相同

10、分配第5步设定的寄存器数值,一共设定了512个寄存器,设定前256个是FPGA给定到MCU数据,后256个为MCU给定到FPGA数据,寄存器的值为slv_reg0到slv_reg511.故slv_reg0到slv_reg255为输入及FPGA到MCU,后slv_reg256到slv_reg511为输出即MCU到FPGA数据。

11、屏蔽这个地方的所有寄存器

12、屏蔽slv_reg0到slv_reg255的输入,即FPGA给MCU的数值,防止数值被覆盖

13、屏蔽slv_reg0到slv_reg255的输入,即FPGA给MCU的数值,防止数值被覆盖

14、屏蔽slv_reg256到slv_reg511的输出,即MCU给FPGA的数值,防止数值被覆盖

15、编程赋值

16、IP生成

17、调用IP内核

18、编译FPGA

19、生成后打开C代码

20、MCU到FPGA传数据

F_MDATA_mWriteReg(XPAR_DATA_0_S00_AXI_BASEADDR,F_MDATA_S00_AXI_SLV_REG256_OFFSET,传输的数据32bit);

21、FPGA到MCU传数据

F_MDATA_mReadReg(XPAR_DATA_0_S00_AXI_BASEADDR, F_MDATA_S00_AXI_SLV_REG0_OFFSET)

相关推荐
maverick_1118 小时前
【FPGA】 在Verilog中,! 和 ~ 的区别
fpga开发
黄埔数据分析1 天前
QDMA把描述符当数据搬移, 不用desc engine
fpga开发
南檐巷上学2 天前
基于FPGA的正弦信号发生器、滤波器的设计(DAC输出点数受限条件下的完整正弦波产生器)
fpga开发·数字信号处理·dsp·dds
嵌入式-老费2 天前
Linux Camera驱动开发(fpga + csi rx/csi tx)
fpga开发
ALINX技术博客2 天前
【202601芯动态】全球 FPGA 异构热潮,ALINX 高性能异构新品预告
人工智能·fpga开发·gpu算力·fpga
JJRainbow3 天前
SN75176 芯片设计RS-232 转 RS-485 通信模块设计原理图
stm32·单片机·嵌入式硬件·fpga开发·硬件工程
s9123601013 天前
FPGA眼图
fpga开发
北京青翼科技3 天前
【PCIe732】青翼PCIe采集卡-优质光纤卡- PCIe接口-万兆光纤卡
图像处理·人工智能·fpga开发·智能硬件·嵌入式实时数据库
minglie13 天前
verilog信号命名规范
fpga开发
XINVRY-FPGA3 天前
中阶FPGA效能红线重新划定! AMD第2代Kintex UltraScale+登场,记忆体频宽跃升5倍
嵌入式硬件·fpga开发·硬件工程·dsp开发·fpga