FPGA-Vivado2017.4-建立AXI4用于单片机与FPGA之间数据互通

1、打开工程,并建创建IP核

2、点击下一步

3、选择AXI4,点击下一步

4、起名字,并设置存储位置

5、设置一次传输,数据最大传输的数量

6、建立IP和编辑IP

7、建立连接口,根据第5步最多设置512*32个字节,注意分配输出和输入

intput 是FPGA到MCU,output是MCU到FPGA数据传输

8、建立内部例化调用

9、数据例化内部调用,建立链接,名称、类型、大小和第7步要相同

10、分配第5步设定的寄存器数值,一共设定了512个寄存器,设定前256个是FPGA给定到MCU数据,后256个为MCU给定到FPGA数据,寄存器的值为slv_reg0到slv_reg511.故slv_reg0到slv_reg255为输入及FPGA到MCU,后slv_reg256到slv_reg511为输出即MCU到FPGA数据。

11、屏蔽这个地方的所有寄存器

12、屏蔽slv_reg0到slv_reg255的输入,即FPGA给MCU的数值,防止数值被覆盖

13、屏蔽slv_reg0到slv_reg255的输入,即FPGA给MCU的数值,防止数值被覆盖

14、屏蔽slv_reg256到slv_reg511的输出,即MCU给FPGA的数值,防止数值被覆盖

15、编程赋值

16、IP生成

17、调用IP内核

18、编译FPGA

19、生成后打开C代码

20、MCU到FPGA传数据

F_MDATA_mWriteReg(XPAR_DATA_0_S00_AXI_BASEADDR,F_MDATA_S00_AXI_SLV_REG256_OFFSET,传输的数据32bit);

21、FPGA到MCU传数据

F_MDATA_mReadReg(XPAR_DATA_0_S00_AXI_BASEADDR, F_MDATA_S00_AXI_SLV_REG0_OFFSET)

相关推荐
FPGA_小田老师6 小时前
FPGA调试利器:JTAG to AXI Master IP核详解与实战演练
fpga开发·jtag测试·jtag2axi ip·ddr3自动化
FPGA_小田老师9 小时前
FPGA开发入门:深入理解计数器——数字逻辑的时序基石
fpga开发·verilog·状态机·计数器·计数器设计
碎碎思9 小时前
用 FPGA 实现 PCIe 传输,开源核 LitePCIe 深度解读
fpga开发
9527华安9 小时前
FPGA纯verilog实现JESD204B协议,基于AD9625数据接收,提供2套工程源码和技术支持
fpga开发·jesd204b·ad9625
Shang1809893572613 小时前
MS2107高性能USB 2.0视频信号和音频采集,支持NTSC/PAL制式,适用于低成本视频采集设备
嵌入式硬件·fpga开发·音视频·硬件工程·信息与通信·dsp开发
学工科的皮皮志^_^15 小时前
网口学习理解
经验分享·笔记·嵌入式硬件·学习·fpga开发·以太网
博览鸿蒙21 小时前
FPGA高频面试问题整理—附答案
fpga开发
cmc10281 天前
134.FPGA常见管脚与时钟的约束方法
fpga开发
第二层皮-合肥2 天前
AD导出FPGA管脚的方法
fpga开发
ehiway2 天前
国际先进!中科亿海微国产嵌入式FPGA IP核及EDA系统设计技术通过科技成果评价
网络协议·tcp/ip·fpga开发