FPGA-Vivado2017.4-建立AXI4用于单片机与FPGA之间数据互通

1、打开工程,并建创建IP核

2、点击下一步

3、选择AXI4,点击下一步

4、起名字,并设置存储位置

5、设置一次传输,数据最大传输的数量

6、建立IP和编辑IP

7、建立连接口,根据第5步最多设置512*32个字节,注意分配输出和输入

intput 是FPGA到MCU,output是MCU到FPGA数据传输

8、建立内部例化调用

9、数据例化内部调用,建立链接,名称、类型、大小和第7步要相同

10、分配第5步设定的寄存器数值,一共设定了512个寄存器,设定前256个是FPGA给定到MCU数据,后256个为MCU给定到FPGA数据,寄存器的值为slv_reg0到slv_reg511.故slv_reg0到slv_reg255为输入及FPGA到MCU,后slv_reg256到slv_reg511为输出即MCU到FPGA数据。

11、屏蔽这个地方的所有寄存器

12、屏蔽slv_reg0到slv_reg255的输入,即FPGA给MCU的数值,防止数值被覆盖

13、屏蔽slv_reg0到slv_reg255的输入,即FPGA给MCU的数值,防止数值被覆盖

14、屏蔽slv_reg256到slv_reg511的输出,即MCU给FPGA的数值,防止数值被覆盖

15、编程赋值

16、IP生成

17、调用IP内核

18、编译FPGA

19、生成后打开C代码

20、MCU到FPGA传数据

F_MDATA_mWriteReg(XPAR_DATA_0_S00_AXI_BASEADDR,F_MDATA_S00_AXI_SLV_REG256_OFFSET,传输的数据32bit);

21、FPGA到MCU传数据

F_MDATA_mReadReg(XPAR_DATA_0_S00_AXI_BASEADDR, F_MDATA_S00_AXI_SLV_REG0_OFFSET)

相关推荐
知识充实人生3 小时前
静态时序分析详解之时序路径类型
fpga开发·时序路径·关键路径
9527华安1 天前
Xilinx系列FPGA实现DP1.4视频收发,支持4K60帧分辨率,提供2套工程源码和技术支持
fpga开发·音视频·dp1.4·4k60帧
cycf1 天前
高速接口基础
fpga开发
forgeda1 天前
从Vivado集成Lint功能,看FPGA设计的日益ASIC化趋势
fpga开发·vivado·lint·eco·静态检查功能
hexiaoyan8272 天前
国产化FPGA开发板:2050-基于JFMK50T4(XC7A50T)的核心板
fpga开发·工业图像输出·vc709e板卡·zynq 通用计算平台·模拟型号处理
雨洛lhw2 天前
The Xilinx 7 series FPGAs 设计PCB 该选择绑定哪个bank引脚,约束引脚时如何定义引脚电平标准?
fpga开发·bank·电平标准
红糖果仁沙琪玛2 天前
FPGA ad9248驱动
fpga开发
minglie12 天前
XSCT/Vitis 裸机 JTAG 调试与常用命令
fpga开发
沐欣工作室_lvyiyi2 天前
基于FPGA的电梯控制系统设计(论文+源码)
单片机·fpga开发·毕业设计·计算机毕业设计·电子交易系统
阿sir1982 天前
ZYNQ PS XADC读取芯片内部温度值,电压值。
fpga开发