LATTICE进阶篇DDR2--(4)DDR2 IP核总结

一、IP核的时钟框架

1片DDR2的接口是16位,且DDR2是双边沿读取的,

故当DDR2芯片的时钟为200M时,右侧DDR2芯片上的数据吞吐率为200M*2*16b,左侧数据吞吐率为200M*32b,左右两侧数据吞吐量相等。

根据上规律可知,当采用4片DDR2时,接口为64位,DATA_APP的位宽为128b

二、突发的计算

当DQ为8b,BL为4,burst_count为2时,突发一次会发送 8b*4*2 =64b的数据,考虑到DQ为8b,

故实际突发一次,会发送8个8b,即每突发一次,DDR2的列地址需要加8。

相关推荐
阿sir1981 小时前
ZYNQ PS XADC读取芯片内部温度值,电压值。
fpga开发
@晓凡7 小时前
NIOS ii工程移植路径问题
fpga开发·nios ii
博览鸿蒙1 天前
FPGA会用到UVM吗?
fpga开发
ThreeYear_s1 天前
基于FPGA实现数字QAM调制系统
fpga开发
小飞侠学FPGA1 天前
VIVADO的IP核 DDS快速使用——生成正弦波,线性调频波
fpga开发·vivado·dds
博览鸿蒙2 天前
成为一个年薪30W+的FPGA工程师是一种什么体验?
fpga开发
喜欢丸子头2 天前
xilinx vivado fir ip(FIR Compiler)核 ADC高采样率,FPGA工作时钟为采样率的1/4,同一个时钟周期来四个数据。
fpga开发
璞致电子2 天前
【PZ-AU15P】璞致fpga开发板 Aritx UltraScalePlus PZ-AU15P 核心板与开发板用户手册
嵌入式硬件·fpga开发·fpga·fpga开发板·xilinx开发板
红糖果仁沙琪玛3 天前
fpga iic协议
fpga开发
嵌入式-老费3 天前
Zynq开发实践(FPGA之pwm输出)
fpga开发