LATTICE进阶篇DDR2--(4)DDR2 IP核总结

一、IP核的时钟框架

1片DDR2的接口是16位,且DDR2是双边沿读取的,

故当DDR2芯片的时钟为200M时,右侧DDR2芯片上的数据吞吐率为200M*2*16b,左侧数据吞吐率为200M*32b,左右两侧数据吞吐量相等。

根据上规律可知,当采用4片DDR2时,接口为64位,DATA_APP的位宽为128b

二、突发的计算

当DQ为8b,BL为4,burst_count为2时,突发一次会发送 8b*4*2 =64b的数据,考虑到DQ为8b,

故实际突发一次,会发送8个8b,即每突发一次,DDR2的列地址需要加8。

相关推荐
不可思议迷宫6 小时前
状态机思想编程练习
fpga开发
迎风打盹儿6 小时前
FPGA同步复位、异步复位、异步复位同步释放仿真
verilog·fpga·vivado·复位
shock - shock9 小时前
基于高云fpga实现的fir串行滤波器
fpga开发
落笔太慌张~12 小时前
【FPGA基础学习】状态机思想实现流水灯
学习·fpga开发
一瓶勇闯天涯的雪花13 小时前
FPGA入门学习Day0——状态机相关内容解析HDLbits练习
fpga开发
2202_7544215413 小时前
设计一个UART接口的AXI_LITE_MASTER之一 总体介绍
fpga开发
Abcdsa14 小时前
labview RT FPGA学习心得
fpga开发·labview
肯德基疯狂星期四-V我501 天前
【FPGA】状态机思想实现LED流水灯&HDLbits组合逻辑题训练
fpga开发·verilog·de2-115
乌恩大侠1 天前
【调研】YOLO算法在FPGA/ZYNQ上的部署与加速
yolo·fpga开发
Abcdsa1 天前
labview RT FPGA使用技巧 基础知识
fpga开发·labview