LATTICE进阶篇DDR2--(4)DDR2 IP核总结

一、IP核的时钟框架

1片DDR2的接口是16位,且DDR2是双边沿读取的,

故当DDR2芯片的时钟为200M时,右侧DDR2芯片上的数据吞吐率为200M*2*16b,左侧数据吞吐率为200M*32b,左右两侧数据吞吐量相等。

根据上规律可知,当采用4片DDR2时,接口为64位,DATA_APP的位宽为128b

二、突发的计算

当DQ为8b,BL为4,burst_count为2时,突发一次会发送 8b*4*2 =64b的数据,考虑到DQ为8b,

故实际突发一次,会发送8个8b,即每突发一次,DDR2的列地址需要加8。

相关推荐
尤老师FPGA9 小时前
使用DDR4控制器实现多通道数据读写(二十)
fpga开发
千宇宙航14 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十一课——高斯下采样后图像还原的FPGA实现
图像处理·计算机视觉·fpga开发
千宇宙航14 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十课——图像还原的FPGA实现
fpga开发
霖0018 小时前
神经网络项目--基于FPGA的AI简易项目(1-9图片数字识别)
人工智能·pytorch·深度学习·神经网络·机器学习·fpga开发
chuy70018 小时前
FPGA——ZYNQ7020学习日记(PS端)4(开始PS控制VGA显示)
学习·fpga开发
hahaha601620 小时前
使用./lspci -vvv查看PCIE链路信息
网络·fpga开发
leo__5202 天前
如何在硬件中进行有效地调试
fpga开发
fei_sun2 天前
【FPGA】AXI总线协议
fpga开发
无证驾驶梁嗖嗖2 天前
16路串口光纤通信FPGA项目实现指南 - 第二部分(下)
fpga开发
minglie13 天前
zynq分频的例子
fpga开发