调试、开发板、串口、Vitis、源码。

调试和编译步骤

  1. **准备工作**:
  • 在开始调试之前,请确保开发板已通电,并且正确连接了开发板上的串口(USB-232)。查看串口号可以通过设备管理器进行确认。
  1. **编译项目**:
  • 右击项目,在弹出的菜单中选择编译选项来编译工程。
  1. **启动调试**:
  • 右击"helloworld"项目,选择"Debug"选项,然后选择"Debug Configurations"。
  1. **选择调试设置**:
  • 双击"Single Application Debug",然后选择生成的"Debugger_helloworld-Default"配置,点击"debug"以启动调试。
  1. **进入调试环境**:
  • 进入Vitis IDE的调试界面。如果串口终端没有自动打开,可以通过选择菜单"Window -> Show Views"来手动打开。
  1. **打开串口**:
  • 根据实际情况选择并打开串口(例如,COM44)。如果不确定串口号,可以再次查看设备管理器以确认。
  1. **运行程序**:
  • 单击"Run"按钮查看输出结果。在此过程中,可以观察到PL端的两个流水灯闪烁。

生成BOOT.BIN的方法

  1. **关键源码介绍**:
  • 在进行BOOT.BIN生成之前,需要认识到一些关键源码:

  • `soc_base`路径下的`zynqmp_fsbl`源码。

  • `helloworld` SDK应用程序的源码。

  1. **编译FSBL**:
  • 右击`soc_base`文件夹,可以选择编译`fsbl`,此时会生成相关文件。
  1. **直接编译**:
  • 第一种方法是直接右击所需的文件或文件夹并选择编译选项。

通过以上步骤,您可以成功进行调试和生成BOOT.BIN,以便在开发板上运行您的应用程序。

相关推荐
FPGA小迷弟18 小时前
FPGA工程师面试题汇总(二)
学习·fpga开发·verilog·fpga
FPGA小迷弟2 天前
FPGA 时序约束基础:从时钟定义到输入输出延迟的完整设置
前端·学习·fpga开发·verilog·fpga
daxi1502 天前
Verilog入门实战——第3讲:流程控制语句(if-else / case / 循环结构)
fpga开发·fpga
FPGA小迷弟3 天前
高频时钟设计:FPGA 多时钟域同步与时序收敛实战方案
前端·学习·fpga开发·verilog·fpga
FPGA-ADDA4 天前
第三篇:Xilinx Zynq SoC系列——从Zynq-7000到RFSoC
5g·信号处理·fpga·通信系统·rfsoc
dMing`4 天前
基于FPGA的简易数据采集系统
fpga开发·fpga·adc·dac
迎风打盹儿5 天前
FPGA中if-else和case的理解:综合出来的电路真的会有优先级吗?
fpga·优先级·综合·case·if-else
FPGA-ADDA5 天前
第二篇:Xilinx 7系列FPGA详解——从Spartan到Virtex
fpga开发·fpga·sdr·rfsoc
daxi1508 天前
Verilog入门实战——第2讲:核心语法基础(数据类型+赋值语句)
fpga开发·fpga
Eloudy8 天前
NetFPGA 快速入门指南
量子计算·fpga·nvqlink