紫光 FPGA固化RAM位置的操作流程

  1. 前提条件:需要已经编译出一个功能完整的没有时序违例的版本出来;

  2. 将RAM导出至txt文件:

这个过程需要几分钟,耐心等待一下。

等待提示成功就可以进行下一步操作了。

  1. 将【2】中的txt文件中的内容全选复制粘贴到pcf文件的最后面,然后保存pcf文件。pcf文件路径一般在工程的 device_map路径下

  2. 将pcf文件转为fdc文件,采用如下命令即可

  1. 将转换完成后的ram_fdc.txt文件打开,将DRAM的约束拷贝出来,粘贴到工程的fdc文件末尾即可。

  2. 修改工程配置,在project setting 下,勾选 "override.pcf",这样下次编译的时候,编译软件就会将fdc文件中约束的RAM固化位置的约束拿来编译版本用。

相关推荐
坏孩子的诺亚方舟10 天前
FPGA系统架构设计实践15_高云Arora V系列时钟体系
fpga开发·系统架构
FPGA小徐10 天前
入门 CNN 结构全解析|从流程图理论到 FPGA Verilog 硬件实现(含习题带讲解)
fpga开发
FPGA小徐10 天前
FPGA 数字信号处理:并行 FIR 与串行滤波器设计原理、对比与完整 Verilog 实现
fpga开发
Saniffer_SH11 天前
【高清视频】Gen6 服务器还没到,Gen6 SSD 怎么测?Emily 现场演示三种测试环境
人工智能·驱动开发·测试工具·缓存·fpga开发·计算机外设·压力测试
zlinear数据采集卡11 天前
双核架构深度解析:ARM+FPGA如何让数据采集卡实现500Ksps高性能?
arm开发·fpga开发·架构
9527华安11 天前
FPGA实现GTH Transceivers Wizard传输2路视频,基于aurora 8b10b编解码架构,提供4套工程源码和技术支持
fpga开发·gth·aurora 8b10b·transceivers
FPGA小徐12 天前
FPGA 数字信号处理(二):并行 FIR 滤波器的 Verilog 全流程设计与实现
fpga开发
国科安芯12 天前
基于AS32S601ZIT2型抗辐照MCU的商业航天卫星姿态确定与控制系统研究
单片机·嵌入式硬件·安全·fpga开发·架构·risc-v
ALINX技术博客12 天前
【黑金云课堂】FPGA技术教程FPGA基础:I2C 总线通信技术
fpga开发·i2c
Hello-FPGA12 天前
Xilinx KU040 FPGA Camera Link 图像采集
c++·fpga开发