【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL67

十六进制计数器

描述

请用Verilog设计十六进制递增计数器电路,每个时钟周期递增1

电路的接口如下图所示。Q[3:0]中,Q[3]是高位

接口电路图如下:

输入描述:

input clk ,

input rst_n ,

输出描述:

output reg [3:0] Q

代码如下

cpp 复制代码
`timescale 1ns/1ns

module counter_16(
   input                clk   ,
   input                rst_n ,
 
   output   reg  [3:0]  Q      
);
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)   Q[3:0] = 4'b0000;
    else    Q[3:0] = Q[3:0] + 4'd1;
end
endmodule

PS:该题还挺简单的。。。。。。

相关推荐
绵绵细雨中的乡音5 分钟前
Linux进程学习【环境变量】&&进程优先级
linux·运维·学习
贺函不是涵10 分钟前
【沉浸式求职学习day27】
学习
努力奋斗的小杨10 分钟前
学习MySQL的第十二天
数据库·笔记·学习·mysql·navicat
内有小猪卖1 小时前
时序约束 记录
fpga开发
枫叶20001 小时前
OceanBase数据库-学习笔记1-概论
数据库·笔记·学习·oceanbase
你可以叫我仔哥呀1 小时前
k8s学习记录(五):Pod亲和性详解
学习·容器·kubernetes
RaLi和夕1 小时前
单片机学习笔记9.数码管
汇编·笔记·单片机·嵌入式硬件·学习
见青..2 小时前
【学习笔记】文件包含漏洞--本地远程包含、伪协议、加密编码
前端·笔记·学习·web安全·文件包含
星雨流星天的笔记本2 小时前
1、Linux操作系统下,ubuntu22.04版本切换中英文界面
linux·学习
普普通通的一名码农2 小时前
ESP32-S3 入门学习笔记(四):LED实验
笔记·单片机·学习