【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL67

十六进制计数器

描述

请用Verilog设计十六进制递增计数器电路,每个时钟周期递增1

电路的接口如下图所示。Q[3:0]中,Q[3]是高位

接口电路图如下:

输入描述:

input clk ,

input rst_n ,

输出描述:

output reg [3:0] Q

代码如下

cpp 复制代码
`timescale 1ns/1ns

module counter_16(
   input                clk   ,
   input                rst_n ,
 
   output   reg  [3:0]  Q      
);
always @(posedge clk or negedge rst_n) begin
    if (!rst_n)   Q[3:0] = 4'b0000;
    else    Q[3:0] = Q[3:0] + 4'd1;
end
endmodule

PS:该题还挺简单的。。。。。。

相关推荐
Larry_Yanan2 小时前
QML学习笔记(四十二)QML的MessageDialog
c++·笔记·qt·学习·ui
能不能别报错2 小时前
K8s学习笔记(十九) K8s资源限制
笔记·学习·kubernetes
易享电子2 小时前
基于单片机车窗环境监测控制系统Proteus仿真(含全部资料)
单片机·嵌入式硬件·fpga开发·51单片机·proteus
十安_数学好题速析3 小时前
倍数关系:最多能选出多少个数
笔记·学习·高考
vue学习3 小时前
docker 学习dockerfile 构建 Nginx 镜像-部署 nginx 静态网
java·学习·docker
cycf3 小时前
系统同步接口输入延迟(五)
fpga开发
cmc10283 小时前
131.如何区分FPGA芯片型号是-2l还是-2方法
fpga开发
Lynnxiaowen5 小时前
今天我们开始学习python语句和模块
linux·运维·开发语言·python·学习
橘子是码猴子6 小时前
LangExtract:基于LLM的信息抽取框架 学习笔记
笔记·学习
AnySpaceOne7 小时前
笔记本电脑如何连接打印机?完整连接教程送上
学习·电脑