-
Tclk1+Tco+Tdata <= Tclk + Tclk2 -Tsu
-
Slack = Tskew + Tclk - Tsu - Tdata - Tco
-
Skew时钟偏斜:时钟从源端口出发,到达目的寄存器和源寄存器的时间差值(Tclk2-Tclk1)
-
Tsu建立时间:目的寄存器自身的特性决定,在时钟上升沿到达其时钟接口时,其数据输入端(D)的数据必须提前Nns稳定下来,否则就无法确保数据正确存储
-
Tco输出延时时间:数据输出到Q端口的时间-时钟上升沿到达CLK端口时间
-
Tdata:组合逻辑的延迟,即数据从源寄存器Q端出发。到达目的寄存器D端的时间
-
Tclk1:时钟信号从时钟源端口出发,到达源寄存器端口的时间
-
Tclk2:时钟信号从时钟源端口出发,到达目标寄存器端口的时间
-
Tclk1+Tco+Tdata:数据到达时间
-
Tclk+Tclk2-Tsu:数据需求时间
-
Slack:数据需求时间和数据到达时间的差值,为正值时数据能被目标寄存器正确接收
FPGA时序分析和约束学习笔记(2、FPGA时序传输模型)
最好有梦想~2024-10-05 13:18
相关推荐
apple_ttt8 分钟前
从零开始讲PCIe(5)——66MHZ的PCI总线与其限制IM_DALLA3 小时前
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL76诚实可靠小郎君95279 小时前
FPGA IO延迟的约束与脚本GGGLF1 天前
FPGA-UART串口接收模块的理解北京太速科技股份有限公司1 天前
太速科技-495-定制化仪器户外便携式手提触摸一体机9527华安1 天前
FPGA实现PCIE图片采集转HDMI输出,基于XDMA中断架构,提供3套工程源码和技术支持水饺编程1 天前
简易CPU设计入门:取指令(三),ip_buf与rd_en的非阻塞赋值楠了个难2 天前
SPI通信——FPGA学习笔记14IM_DALLA2 天前
【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL72、VL73