FPGA时序分析和约束学习笔记(2、FPGA时序传输模型)

  • Tclk1+Tco+Tdata <= Tclk + Tclk2 -Tsu

  • Slack = Tskew + Tclk - Tsu - Tdata - Tco

  • Skew时钟偏斜:时钟从源端口出发,到达目的寄存器和源寄存器的时间差值(Tclk2-Tclk1)

  • Tsu建立时间:目的寄存器自身的特性决定,在时钟上升沿到达其时钟接口时,其数据输入端(D)的数据必须提前Nns稳定下来,否则就无法确保数据正确存储

  • Tco输出延时时间:数据输出到Q端口的时间-时钟上升沿到达CLK端口时间

  • Tdata:组合逻辑的延迟,即数据从源寄存器Q端出发。到达目的寄存器D端的时间

  • Tclk1:时钟信号从时钟源端口出发,到达源寄存器端口的时间

  • Tclk2:时钟信号从时钟源端口出发,到达目标寄存器端口的时间

  • Tclk1+Tco+Tdata:数据到达时间

  • Tclk+Tclk2-Tsu:数据需求时间

  • Slack:数据需求时间和数据到达时间的差值,为正值时数据能被目标寄存器正确接收

相关推荐
ZYNQRFSOC36 分钟前
基于XCKU5P纯逻辑 NVME测试
fpga开发
FPGA小迷弟5 小时前
使用FPGA开发高速AD/DA芯片的接口学习
fpga开发
stars-he6 小时前
FPGA学习笔记(6)逻辑设计小结与以太网发送前置
笔记·学习·fpga开发
燎原星火*6 小时前
FPGA 逻辑级数
fpga开发
1750633194520 小时前
Vivado Zynq7020 生成正弦波(查表法) + 行为级仿真
fpga开发
Terasic友晶科技20 小时前
4-DE10-Nano的HDMI方块移动案例——I2C通信协议
fpga开发·i2c·hdmi·de10-nano·i2c通信协议
云雾J视界1 天前
FPGA在AI时代的角色重塑:硬件可重构性与异构计算的完美结合
fpga开发·边缘计算·gpu·vitis·ai推理·azure云·异构编程
s09071362 天前
FPGA中CIC设计注意事项
算法·fpga开发·cic滤波器
Aaron15882 天前
RFSOC+VU13P在无线信道模拟中的技术应用分析
数据结构·人工智能·算法·fpga开发·硬件架构·硬件工程·射频工程
碎碎思2 天前
BerkeleyLab Bedrock:为 FPGA 与加速计算打造的开源基石
fpga开发·开源