-
Tclk1+Tco+Tdata <= Tclk + Tclk2 -Tsu
-
Slack = Tskew + Tclk - Tsu - Tdata - Tco
-
Skew时钟偏斜:时钟从源端口出发,到达目的寄存器和源寄存器的时间差值(Tclk2-Tclk1)
-
Tsu建立时间:目的寄存器自身的特性决定,在时钟上升沿到达其时钟接口时,其数据输入端(D)的数据必须提前Nns稳定下来,否则就无法确保数据正确存储
-
Tco输出延时时间:数据输出到Q端口的时间-时钟上升沿到达CLK端口时间
-
Tdata:组合逻辑的延迟,即数据从源寄存器Q端出发。到达目的寄存器D端的时间
-
Tclk1:时钟信号从时钟源端口出发,到达源寄存器端口的时间
-
Tclk2:时钟信号从时钟源端口出发,到达目标寄存器端口的时间
-
Tclk1+Tco+Tdata:数据到达时间
-
Tclk+Tclk2-Tsu:数据需求时间
-
Slack:数据需求时间和数据到达时间的差值,为正值时数据能被目标寄存器正确接收
FPGA时序分析和约束学习笔记(2、FPGA时序传输模型)
最好有梦想~2024-10-05 13:18
相关推荐
DS小龙哥6 小时前
基于Zynq FPGA的雷龙SD NAND存储芯片性能测试上理考研周导师15 小时前
第二章 虚拟仪器及其构成原理FPGA技术实战17 小时前
《探索Zynq MPSoC》学习笔记(二)bigbig猩猩1 天前
FPGA(现场可编程门阵列)的时序分析Terasic友晶科技1 天前
第2篇 使用Intel FPGA Monitor Program创建基于ARM处理器的汇编或C语言工程<二>码农阿豪1 天前
基于Zynq FPGA对雷龙SD NAND的测试江山如画,佳人北望1 天前
EDA技术简介淘晶驰AK1 天前
电子设计竞赛准备经历分享最好有梦想~1 天前
FPGA时序分析和约束学习笔记(4、IO传输模型)