FPGA学习(4)-时序逻辑电路实现D触发器与计数器,LED灯闪烁

1.实现原理

开发板的频率为50MHz,即一个周期为20ns,实现500ms一次翻转,即计数25_000_000次。每次时钟沿来一次,就计一次。

2. 新建工程

2.1源文件代码

在下面=左边的变量值要变的,就用reg。不涉及的缺省;不加位宽默认为10进制;always后面要跟完整,才不会报错;注意格式用法 reg 24:0counter,数据类型声明格式。

复制代码
module led_light(
    reset,
    clk,
    led
    );
    
    input reset;
    input clk;
    output reg led;
    reg [24:0]counter;
    
    always@(posedge clk or negedge reset)
    if(!reset)
    counter<=0;
    else if (counter == 25_000_000)
    counter<=0;
    else
    counter<=counter+1'd1;
    
    always@(posedge clk or negedge reset)
    if(!reset)
    led<=1'b0;
    else if(counter == 25_000_000)
    led<=!led;
    
    
endmodule

点开schematic,可看相关电路图。

2.2添加仿真文件

关于复位信号延时201ns,视频说怕与时钟信号产生冲突,clk的上升沿与复位信号之间的冲突,这点我不是很理解;begin与end必须配套使用;仿真函数名不能与源函数名同名。

复制代码
`timescale 1ns / 1ns
module led_light_tb();
reg clk;
reg reset;
wire led;
led_light led_light(
    .reset(reset),
    .clk(clk),
    .led(led)
);


initial clk=1;
always #10 clk=~clk;

initial begin
    reset =0;
    #201;
    reset=1;
    #2_000_000_000;
    $stop;
end
endmodule

点击simulation,观察仿真波形。vivado仿真中默认1ms,点击这个符号让仿真时间延长到程序中所仿真的时间。

点击led选中,然后上面的+图标是增加一根标注线,选中后,点击左箭头图标,标注线会位于测量起始信号位置,再加一根,弄在右边,点击第一根上面的数字,即可测量信号宽度。

2.3 其他步骤

跟之前的一样进行程序烧录。

2.4实验现象

板子上的LED灯按照程序设定时间闪烁,但按复位键没用。

相关推荐
M78佐菲1 小时前
Linux学习笔记:TCP协议
linux·笔记·学习·tcp/ip·算法
yi.Ist2 小时前
数据定义语言-DDL操作
数据库·学习·mysql·oracle·大海豚
骐骥16 小时前
学习:javaScriptProxy和registerJavaScriptProxy有什么区别,能注册多少个对象
学习·鸿蒙
Huathy-雨落江南,浮生若梦6 小时前
Caddy 学习笔记 - 反向代理与 IP 封禁
笔记·学习·tcp/ip
m4Rk_8 小时前
【论文阅读】Agent 记忆机制(57):MemSearch-o1——从查询词元生长证据,重组 Deep Search 记忆路径
论文阅读·人工智能·学习·开源·github
闭月之泪舞8 小时前
C++编程学习
c++·学习
cmc10289 小时前
292.三段式状态机第三段时序逻辑用state_c与_n的差异分析
fpga开发
网安蟹佬霸9 小时前
2026网络安全每日学习计划:每天学多久?学什么?怎么安排?照着做就行!
网络·学习·安全·web安全·学习路线·网安
一条破秋裤9 小时前
TIM 输入捕获与 PWMI:从边沿到频率、占空比
笔记·stm32·学习
2601_9499506310 小时前
考研英语资料太散?用小程序把真题、词汇和错题放到一起
人工智能·学习·考研·小程序·刷题·小程序推荐