基于DE1-SOC的My_first_fpga

  1. 双击桌面的Quartus图标打开Quartus工具。

  2. 指定工程路径。

  1. 点击四次Next,选择5csema5f31c6器件(这个器件正好是DE1-SOC开发板上对应的FPGA device):
  1. 再点击三次Next,然后点击Finish,这样工程就创建好了。
  1. 点击File------New,选择Verilog HDL File,点击OK来创建top文件。
  1. 将点亮LED 的verilog代码复制到.v文件当中:

    module led(
    input wire clk, // 50MHz input clock
    output wire LED // LED ouput
    );

    // create a binary counter
    reg [31:0] cnt; // 32-bit counter

    initial begin

    cnt <= 32'h00000000; // start at zero
    end

    always @(posedge clk) begin
    cnt <= cnt + 1; // count up
    end

    //assign LED to 25th bit of the counter to blink the LED at a few Hz
    assign LED = cnt[24];

    endmodule

  1. 点击保存:
  1. 点击分析与综合:
  1. 点击Pin Planner:
  1. 引脚分配如下:
  1. 关闭Pin Planner窗口,进行全编译:
  1. 给DE1-SOC开发板上电,插上USB Blaster线缆并连接到PC机。

  2. 打开Programmer窗口进行sof文件的下载:

可以观察到DE1-SOC的LEDR0在闪烁:

相关推荐
m0_46644103詹湛7 小时前
(一)FPGA :基础概念详解(Xilinx平台)
笔记·学习·fpga开发·verilog
xyx-3v1 天前
ZYNQ 简介
fpga开发
xyx-3v1 天前
Zynq-7000
fpga开发
xyx-3v1 天前
zynq7010和zynq7020的区别
fpga开发
xyx-3v1 天前
LUT(Look-Up Table,查找表)的定义与核心概念
fpga开发
明德扬2 天前
K7+AD9144 多模式实测|8 种 JESD204B 配置全覆盖验证
fpga开发
xyx-3v2 天前
SOC相对于版上系统的优势是什么?
fpga开发
Aaron15883 天前
RFSOC+VU13P+GPU 在6G互联网中的技术应用
大数据·人工智能·算法·fpga开发·硬件工程·信息与通信·信号处理
stars-he3 天前
基于 Design Compiler 的 UDP Payload 追加控制模块综合与门级后仿真
笔记·fpga开发·udp
尤老师FPGA4 天前
HDMI数据的接收发送实验(十)
fpga开发