基于DE1-SOC的My_first_fpga

  1. 双击桌面的Quartus图标打开Quartus工具。

  2. 指定工程路径。

  1. 点击四次Next,选择5csema5f31c6器件(这个器件正好是DE1-SOC开发板上对应的FPGA device):
  1. 再点击三次Next,然后点击Finish,这样工程就创建好了。
  1. 点击File------New,选择Verilog HDL File,点击OK来创建top文件。
  1. 将点亮LED 的verilog代码复制到.v文件当中:

    module led(
    input wire clk, // 50MHz input clock
    output wire LED // LED ouput
    );

    // create a binary counter
    reg [31:0] cnt; // 32-bit counter

    initial begin

    cnt <= 32'h00000000; // start at zero
    end

    always @(posedge clk) begin
    cnt <= cnt + 1; // count up
    end

    //assign LED to 25th bit of the counter to blink the LED at a few Hz
    assign LED = cnt[24];

    endmodule

  1. 点击保存:
  1. 点击分析与综合:
  1. 点击Pin Planner:
  1. 引脚分配如下:
  1. 关闭Pin Planner窗口,进行全编译:
  1. 给DE1-SOC开发板上电,插上USB Blaster线缆并连接到PC机。

  2. 打开Programmer窗口进行sof文件的下载:

可以观察到DE1-SOC的LEDR0在闪烁:

相关推荐
s09071361 天前
【Zynq 进阶一】深度解析 PetaLinux 存储布局:NAND Flash 分区与 DDR 内存分配全攻略
linux·fpga开发·设备树·zynq·nand flash启动·flash分区
Kong_19941 天前
芯片开发学习笔记·二十——时序报告分析
fpga开发·芯片开发
凌盛羽1 天前
使用python绘图分析电池充电曲线
开发语言·python·stm32·单片机·fpga开发·51单片机
尤老师FPGA1 天前
LVDS系列44:Xilinx Ultrascale系 ADC LVDS接口参考方法(六)
fpga开发
化屾为海1 天前
FPGA之PLL展频
fpga开发
GateWorld1 天前
FPGA内部模块详解之七 FPGA的“灵魂”加载——配置模块(Configuration)深度解析
fpga开发·fpga config
星华云2 天前
[FPGA]Spartan6 Uart可变波特率读写JY901P惯导模块
fpga开发·verilog·jy901p·spartan6·惯导
碎碎思2 天前
基于 Gowin FPGA 的 SDR 开源方案:从硬件到射频全栈打通
fpga开发
S&Z34632 天前
[SZ901]高级功能:远程调试
fpga开发
醇氧2 天前
【学习】冯诺依曼架构和哈弗架构
fpga开发