基于DE1-SOC的My_first_fpga

  1. 双击桌面的Quartus图标打开Quartus工具。

  2. 指定工程路径。

  1. 点击四次Next,选择5csema5f31c6器件(这个器件正好是DE1-SOC开发板上对应的FPGA device):
  1. 再点击三次Next,然后点击Finish,这样工程就创建好了。
  1. 点击File------New,选择Verilog HDL File,点击OK来创建top文件。
  1. 将点亮LED 的verilog代码复制到.v文件当中:

    module led(
    input wire clk, // 50MHz input clock
    output wire LED // LED ouput
    );

    // create a binary counter
    reg [31:0] cnt; // 32-bit counter

    initial begin

    cnt <= 32'h00000000; // start at zero
    end

    always @(posedge clk) begin
    cnt <= cnt + 1; // count up
    end

    //assign LED to 25th bit of the counter to blink the LED at a few Hz
    assign LED = cnt[24];

    endmodule

  1. 点击保存:
  1. 点击分析与综合:
  1. 点击Pin Planner:
  1. 引脚分配如下:
  1. 关闭Pin Planner窗口,进行全编译:
  1. 给DE1-SOC开发板上电,插上USB Blaster线缆并连接到PC机。

  2. 打开Programmer窗口进行sof文件的下载:

可以观察到DE1-SOC的LEDR0在闪烁:

相关推荐
Saniffer_SH15 小时前
NAND技术(二):从 Channel、Die/LUN、P/E Cycle 到 LDPC,一次讲透 NAND 里那些最容易误解的概念
人工智能·驱动开发·嵌入式硬件·测试工具·fpga开发·计算机外设·压力测试
千寻xun15 小时前
二、实战篇-NVME SSD控制之ZYNQ实现(四)
fpga开发·nvme·nvme ssd
ALINX技术博客16 小时前
【黑金云课堂】FPGA技术教程Linux开发:系统进阶-PS DMA
linux·fpga开发
喵喵苗19 小时前
FPGA Verilog 入门避坑:寄存器与锁存器的本质区别 & 为什么时序逻辑缺 else 不会生成锁存器
fpga开发
Thinker36120 小时前
笔记本外接创新5.1声卡实战:M.2转PCIe软排线方案 vs 雷电扩展卡方案对比
fpga开发·声卡·笔记本外接pcie·显卡坞
传感器与混合集成电路1 天前
136通道采集模块SPI接口设计:协议结构、时序要求与多模块级联扩展方案
fpga开发
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统(四)--数据测试【文末源码】
fpga开发
ALINX技术博客2 天前
AMD MoP 封装策略解读 | HBM 大热,为何 AMD Versal 系列反选 LPDDR5X?
fpga开发·fpga·amd·versal
zlinear数据采集卡2 天前
从万用表的6步调零到硅片级微秒自校准:硬核拆解LHAMP188的宽压轨到轨与零漂移实战
arm开发·stm32·单片机·嵌入式硬件·fpga开发
Rambo.xia2 天前
AXI-Stream反压与背靠背传输——TREADY反压丢帧、TDEST路由错误、反压死锁,流式数据一反压就出事
fpga开发