基于DE1-SOC的My_first_fpga

  1. 双击桌面的Quartus图标打开Quartus工具。

  2. 指定工程路径。

  1. 点击四次Next,选择5csema5f31c6器件(这个器件正好是DE1-SOC开发板上对应的FPGA device):
  1. 再点击三次Next,然后点击Finish,这样工程就创建好了。
  1. 点击File------New,选择Verilog HDL File,点击OK来创建top文件。
  1. 将点亮LED 的verilog代码复制到.v文件当中:

    module led(
    input wire clk, // 50MHz input clock
    output wire LED // LED ouput
    );

    // create a binary counter
    reg [31:0] cnt; // 32-bit counter

    initial begin

    cnt <= 32'h00000000; // start at zero
    end
    ​
    always @(posedge clk) begin
    cnt <= cnt + 1; // count up
    end
    ​
    //assign LED to 25th bit of the counter to blink the LED at a few Hz
    assign LED = cnt[24];
    ​
    endmodule

  1. 点击保存:
  1. 点击分析与综合:
  1. 点击Pin Planner:
  1. 引脚分配如下:
  1. 关闭Pin Planner窗口,进行全编译:
  1. 给DE1-SOC开发板上电,插上USB Blaster线缆并连接到PC机。

  2. 打开Programmer窗口进行sof文件的下载:

可以观察到DE1-SOC的LEDR0在闪烁:

相关推荐
鸥梨菌Honevid1 小时前
UVM 中 raise_objection 与 drop_objection 的作用与重要性详解
fpga开发
叶子野格11 小时前
《FPGA基本知识累积:看开发指南要懂的术语》
学习·fpga开发
傻童:CPU13 小时前
vivado中ILA出现no connect
fpga开发
松小白song1 天前
【硬核排错实录】FPGA DDS 波形卡死:寄存器有值但正弦 / 三角 / 自定义波形完全不输出(双通道失效终极解决)
fpga开发
星夜离尘561 天前
UART偶发乱码:波特率分频误差之外,还要算采样漂移
fpga开发·uart
hexiaoyan8271 天前
271-基于JFM7VX690T36 的四路40Gbps的PCIeX8 全国产化卡
fpga开发·软件无线电处理平台·硬件加速器·jfm7vx690t36·全国产化卡·7vx690t36
Terasic友晶科技2 天前
答疑解惑|Agilex 5如何指定Boot Core及设定Core的运行频率?
fpga开发·hps·terasic·cortex-a55·cortex-a76·boot core
辰丁电子2 天前
allegro入门教程-菜单栏Route
fpga开发·pcb工艺·pcb·layout·allegro软件
吉他英雄一里2 天前
FPGA工具篇--ILA
fpga开发
鸥梨菌Honevid2 天前
UVM sequence-driver 通信模型(详细讲解)
fpga开发