FMC 扩展子卡6 路 422,8 组 LVDS,8 路 GPIO

FMC 扩展子卡6 路 422,8 组 LVDS,8 路 GPIO 卡是一款支持多路 LVCMOS 和 LVDS 信号互转的 FMC 扩展子板。它能支持 6 路 422 信号的输入 / 输出 ,8 组 LVDS 信号的输入 / 输出和 8 路 GPIO 信号的输入 / 输出。本产品基于一些逻辑转换芯片而设计,能实现差分信号转单端输出给载板、载板的单端信号转差分输出;422 信号的输入 / 输出;GPIO 信号由载板实现输入或者输出控制。

板卡的电气与机械设计依据 FMC 标准 (ANSI/VITA 57.1),通过一个低密度连接器(LPC)连接至 FPGA 载板。前面板装配了 1 个 100 个管脚的 J30J 形式的矩形连接器,可保证信号连接牢固和稳定。QT7414 支持导冷结构,可适应于多 种 FPGA 载 板, 如 K7、V7 690T、ZYNQ7100、 ZU19EG及 Xilinx 和 Altera 等通用载板,以进行多路通用信号的扩展。

主要规格

  • 1 个 100 管脚的 J30J 连接器,作为信号的输入和输出
  • 6 路 422 信号 ,8 组 LVDS 信号和 8 路 GPIO 信号的输入 / 输出
  • 输入 / 输出信号形式为 LVDS 或 LVCMOS
  • 适应范围:完全符合Vita57.1 规范,包括结构件,子卡尺寸, 面板连接器,正反面器件的限高等,大大提供了子卡的通用

性和适配性

  • 散热方式:风冷或导冷
  • LPC 低引脚数连接器

--- 工作温度:商业级 0℃ ~ +70℃ ,工业级 -40℃ ~ +85℃ 功耗

+3.3V: <300mA;

Vadj: <100mA;

应用领域

  • 数软件无线电
  • 宽带 MIMO 应用
  • 数字波束成形
  • (雷达 / 声纳)电子战
  • 物理实验
  • 信号智能
相关推荐
仲南音2 天前
Xilinx FPGA——时钟IP核MMCM、PLL
fpga开发
I'm a winner2 天前
基于Xilinx FPGA的LVDS高速串行通信系统(三)--数据训练及握手机制【文末源码】
fpga开发
upper20203 天前
coremark移植坑之-nostartfiles -nostdlib参数
学习·fpga开发·coremark移植·riscv设计
Eloudy3 天前
Vivado 纯命令行构建 FPGA 项目教程
fpga开发
Rambo.xia3 天前
AXI跨时钟域与数据一致性——CDC FIFO深度不够、写后读冒险、多Master仲裁、乱序返回,出了Bug根本查不出来
fpga开发·bug
upper20203 天前
FPGA部署卷积神经网络识别MINST图片
fpga开发·卷积神经网络·minst·minst识别·部署神经网络·神经网络识别图片
你是我的解忧王子3 天前
嵌入式 ADC采样 原始数据分析上层(平均值 波动率 正态分布 线性补偿 系统误差)
fpga开发·数据挖掘·数据分析
9527华安4 天前
FPGA纯verilog代码ISP图像处理培训教程,基于IMX214,提供工程源码+视频教程+FPGA开发板
图像处理·fpga开发·isp·imx214·mipi
千寻xun4 天前
二、实战篇-NVME SSD控制之ZYNQ实现(六)-读写NVME SSD硬盘数据
fpga开发·nvme·nvme ssd
千寻xun5 天前
二、实战篇-NVME SSD控制之ZYNQ实现(三)
fpga开发·nvme ssd·nvme协议