为什么verilog中递归函数需要定义为automatic?

直接上代码

c 复制代码
module automatic_tb;

reg [7:0] value;

initial begin 
	#0 value <= 8'd5;
	#10 $display("result of automatic: %0d", factor_automatic(value));
	    $display("result of static: %0d", factor_static(value));
	#50 $stop;
end

function reg[7:0] factor_static (input reg[7:0] dat);
	if (dat >= 2) begin
		factor_static = factor_static(dat-1) * dat;
	end
	else
		factor_static = 1;
endfunction

function automatic reg[7:0] factor_automatic (input reg[7:0] dat);
	if (dat >= 2) begin
		factor_automatic = factor_automatic(dat-1) * dat;
	end
	else
		factor_automatic = 1;
endfunction

endmodule

得到的仿真结果为:
从上述的仿真结果中可以看到,此时automatic的函数对应的结果是对的,而static的函数对应的结果是错误的。

原因分析

对于static函数而言,此函数中对应的变量都是static,也就是只存在一份。以上述的列子为例,当factor_static递归四次的时候,此时dat的值为1,即这唯一的一份dat的值为1,并且此时result也被置为1,当函数进行到上一层的时候,此时factor_static(2)的值为1,而dat的也是1,所以当前这一次返回的值也为1,因此最终的结果为1。具体的流程见下图:

在国外的网站上看到的另一个分析static和automatic函数的例子

c 复制代码
module static_tb;

task add(input reg[7:0] a, input reg[7:0] b);
begin
	#2;
	$display("the sum is %0d", a+b);
end
endtask

initial 
fork
	begin 
		add(2, 3);
	end
	begin
		#1;
		add(3, 4);
	end
join 

endmodule

可以看到,这里的两个sum输入的参数不同,但是得到的结果却是相同的。这是由于在time为0的时候,add(2, 3)进行执行,将a设置为2,b设置为3,然后等待2个时间单位准备输出,但是在经过了1个时间单位之后,add(3,4)进行执行,又将a设置为3,b设置为4,所以再又经过一个时间单位之后,输出的结果为7,从而看到的结果都是7。
此案例的参考地址

相关推荐
search73 小时前
Verilog 语法介绍 1-1结构
fpga开发
小眼睛FPGA8 小时前
【RK3568+PG2L50H开发板实验例程】Linux部分/FPGA dma_memcpy_demo 读写案例
linux·运维·科技·ai·fpga开发·gpu算力
幸运学者8 小时前
xilinx axi datamover IP使用demo
fpga开发
搬砖的小码农_Sky9 小时前
XILINX Zynq-7000系列FPGA的架构
fpga开发·架构
热爱学习地派大星17 小时前
FPGA矩阵算法实现
fpga开发
热爱学习地派大星20 小时前
Xilinx FPGA功耗评估
fpga开发·verilog·vivado·fpga功耗·xpe
搬砖的小码农_Sky1 天前
XILINX Ultrascale+ Kintex系列FPGA的架构
fpga开发·架构
XvnNing1 天前
【Verilog硬件语言学习笔记4】FPGA串口通信
笔记·学习·fpga开发
千宇宙航1 天前
闲庭信步使用SV搭建图像测试平台:第二十七课——图像的腐蚀
图像处理·计算机视觉·fpga开发
尤老师FPGA11 天前
使用DDR4控制器实现多通道数据读写(十六)
fpga开发·ddr4