为什么verilog中递归函数需要定义为automatic?

直接上代码

c 复制代码
module automatic_tb;

reg [7:0] value;

initial begin 
	#0 value <= 8'd5;
	#10 $display("result of automatic: %0d", factor_automatic(value));
	    $display("result of static: %0d", factor_static(value));
	#50 $stop;
end

function reg[7:0] factor_static (input reg[7:0] dat);
	if (dat >= 2) begin
		factor_static = factor_static(dat-1) * dat;
	end
	else
		factor_static = 1;
endfunction

function automatic reg[7:0] factor_automatic (input reg[7:0] dat);
	if (dat >= 2) begin
		factor_automatic = factor_automatic(dat-1) * dat;
	end
	else
		factor_automatic = 1;
endfunction

endmodule

得到的仿真结果为:
从上述的仿真结果中可以看到,此时automatic的函数对应的结果是对的,而static的函数对应的结果是错误的。

原因分析

对于static函数而言,此函数中对应的变量都是static,也就是只存在一份。以上述的列子为例,当factor_static递归四次的时候,此时dat的值为1,即这唯一的一份dat的值为1,并且此时result也被置为1,当函数进行到上一层的时候,此时factor_static(2)的值为1,而dat的也是1,所以当前这一次返回的值也为1,因此最终的结果为1。具体的流程见下图:

在国外的网站上看到的另一个分析static和automatic函数的例子

c 复制代码
module static_tb;

task add(input reg[7:0] a, input reg[7:0] b);
begin
	#2;
	$display("the sum is %0d", a+b);
end
endtask

initial 
fork
	begin 
		add(2, 3);
	end
	begin
		#1;
		add(3, 4);
	end
join 

endmodule

可以看到,这里的两个sum输入的参数不同,但是得到的结果却是相同的。这是由于在time为0的时候,add(2, 3)进行执行,将a设置为2,b设置为3,然后等待2个时间单位准备输出,但是在经过了1个时间单位之后,add(3,4)进行执行,又将a设置为3,b设置为4,所以再又经过一个时间单位之后,输出的结果为7,从而看到的结果都是7。
此案例的参考地址

相关推荐
第二层皮-合肥4 小时前
AD导出FPGA管脚的方法
fpga开发
ehiway6 小时前
国际先进!中科亿海微国产嵌入式FPGA IP核及EDA系统设计技术通过科技成果评价
网络协议·tcp/ip·fpga开发
北城笑笑6 小时前
FPGA 49 ,Xilinx Vivado 软件术语解析(Vivado 界面常用英文字段详解,以及实际应用场景和注意事项 )
fpga开发·fpga
XINVRY-FPGA10 小时前
XCAU10P-2SBVB484I Xilinx Artix UltraScale+ FPGA
嵌入式硬件·fpga开发·云计算·硬件工程·dsp开发·射频工程·fpga
bnsarocket11 小时前
Verilog和FPGA的自学笔记7——流水灯与时序约束(XDC文件的编写)
笔记·fpga开发
ARM+FPGA+AI工业主板定制专家1 天前
基于ZYNQ的目标检测算法硬件加速器优化设计
人工智能·目标检测·计算机视觉·fpga开发·自动驾驶
cycf1 天前
时钟特性约束(四)
fpga开发
江苏学蠡信息科技有限公司1 天前
STM32中硬件I2C的时钟占空比
stm32·单片机·fpga开发
OliverH-yishuihan1 天前
FPGA 入门 3 个月学习计划表
学习·fpga开发
FPGA狂飙1 天前
传统FPGA开发流程的9大步骤是哪些?
fpga开发·verilog·fpga·vivado·xilinx