高级项目——基于FPGA的串行FIR滤波器

霖002025-08-14 17:54

给大家安利一个 AI 学习神站！在这个 AI 卷成红海的时代，甭管你是硬核开发者还是代码小白，啃透 AI 技能树都是刚需。这站牛逼之处在于：全程用 "变量名式" 幽默 + 生活化类比拆解 AI，从入门到入土（啊不，到精通）一站式通关，理解效率直接拉满。话不多说，链接甩这了→前言 -- 人工智能教程

项目目标： 在FPGA上实现一个使用汉明窗设计的FIR低通滤波器，并通过仿真验证其滤波效果。

一、FIR 原理

  1. FIR = 加权移动平均（升级版）： 想象在听一串连续的声音采样值（x[n], x[n-1], x[n-2], ...）。FIR 滤波器计算当前输出 y[n] 的方式是：把当前的和过去若干个输入样本，各自乘上一个特定的"权重"（系数 h[k]），然后把所有这些乘积加起来。

  2. "有限"的含义： 它只使用有限个 (N+1 个) 过去的样本（x[n] 到 x[n-N]）。N+1 就是滤波器的抽头数（Taps），N 是阶数。抽头数越多，滤波器能实现的频率响应特性（比如截止陡峭度、阻带衰减）通常越好，但计算量也越大。

  3. 公式： y[n] = h[0]*x[n] + h[1]*x[n-1] + h[2]*x[n-2] + ... + h[N]*x[n-N]

  4. 关键点： 这些系数 h[0], h[1], ..., h[N] 决定了滤波器的特性（低通、高通、带通等）。系数不同，滤波效果就完全不同。

  5. 窗函数（汉明窗）的作用： 直接计算理想滤波器的系数（无限长）不可行。窗函数（如汉明窗）像一把平滑的"剪刀"，把理想的、无限长的系数序列"截短"成我们需要的有限长 (N+1个)，同时尽量减小截短带来的不良影响（如吉布斯效应），让滤波器的实际频率响应更接近理想状态。

二、MATLAB 部分

目标： 根据想要的滤波器特性（低通，Fs（采样频率）=100kHz, Fc（截止频率）=10kHz），计算出 32 个 (N+1=32) 最优的量化系数 h_quant[0:31]。

步骤：

  1. 计算归一化截止频率： Wn = Fc / (Fs/2) = 10000 / 50000 = 0.2

  2. 调用 fir1 函数设置滤波器： h = fir1(31, 0.2, 'low', hamming(32));

31： 滤波器阶数 N (抽头数 Taps = N+1 = 32)。

0.2： 归一化截止频率 Wn。

'low'： 低通滤波器。

hamming(32)： 使用 32 点的汉明窗。

Matlab 复制代码 
% 滤波器参数
Fs = 100000;   % 采样频率 (Hz)
Fc = 10000;    % 截止频率 (Hz)
N = 31;        % 滤波器阶数 (抽头数 = N + 1 = 32)
% 计算归一化截止频率 (范围 0-1, 1对应 Fs/2)
Wn = Fc / (Fs/2); % Wn = 10000 / 50000 = 0.2
% 使用 fir1 函数设计汉明窗低通FIR滤波器
% fir1(阶数, 归一化截止频率, 滤波器类型, 窗函数)
h = fir1(N, Wn, 'low', hamming(N+1)); % hamming(N+1) 生成 N+1 点的汉明窗

同时需要检查图形，通带 是否在0-10kHz相对平坦？阻带衰减 是否足够（汉明窗典型约-53dB）？过渡带是否在预期位置？

Matlab 复制代码 
% 绘制频率响应
freqz(h, 1, 1024, Fs); % freqz(系数, 分母(1表示FIR), FFT点数, 采样频率)
title('FIR Lowpass Filter Frequency Response (Hamming Window, N=31)');
grid on;
  1. 量化系数 (关键！FPGA 需要整数、定点数)：

h 是 MATLAB 算出的浮点数系数 (范围大约 -1 到 1)。

确定系数位宽 COEFF_WIDTH (例如 16 bit)。

确定量化格式： Q 格式 (常用 Q1.15，即 1 位符号位 + 15 位小数位)。

Matlab 复制代码 
COEFF_WIDTH = 16;
FRAC_BITS = COEFF_WIDTH - 1; % 15 for Q1.15
h_quant = round(h * (2^FRAC_BITS)); % 放大 2^15 倍后四舍五入取整
% 饱和处理 (防止溢出)
max_val = 2^(COEFF_WIDTH-1) - 1; % 32767 for 16-bit
min_val = -2^(COEFF_WIDTH-1);     % -32768 for 16-bit
h_quant(h_quant > max_val) = max_val;
h_quant(h_quant < min_val) = min_val;
  1. 生成 .coe 文件 (供 Vivado ROM IP 使用)：
Matlab 复制代码 
% 打开文件用于写入
fid = fopen('fir_coefficients.coe', 'w');
% 写入.coe文件头 (指定Radix和系数值)
fprintf(fid, 'memory_initialization_radix = 10;\n'); % 或 2, 16
fprintf(fid, 'memory_initialization_vector = \n');
% 写入系数 (十进制整数形式，最后一个系数后面不加逗号)
for i = 1:length(h_quant)
    if i < length(h_quant)
        fprintf(fid, '%d,\n', h_quant(i));
    else
        fprintf(fid, '%d;\n', h_quant(i)); % 最后一个系数以分号结尾
    end
end
fclose(fid);
disp('COE file "fir_coefficients.coe" generated.');

三、vivado 工程

整体框图如下:

  1. 创建用于存储系数的ROM (Block Memory Generator IP)
  1. 实现串行FIR滤波器结构

核心思想为：

  1. 使用单个乘法器依次计算每个抽头的乘积

  2. 通过状态机精确控制计算流程

  3. 移位寄存器存储历史样本

  4. ROM存储滤波器系数

完整工作流程为：

  1. 复位阶段：所有寄存器清零，状态机归零

  2. 新样本到达：进入状态0

    • 移位寄存器更新

    • 累加器和地址初始化

  3. 乘累加阶段：状态1到TAPS-1

    • 依次计算每个抽头的乘积

    • 累加前一个抽头的计算结果

  4. 输出阶段：状态TAPS

    • 输出累加结果

    • 返回状态0等待新样本

    `timescale 1ns / 1ps

    module serial_fir#(
    parameter DATA_WIDTH = 12,
    parameter OUTPUT_WIDTH = 28,
    parameter COEFF_WIDTH = 16,
    parameter TAPS = 32
    )(
    input wire clk,
    input wire rst,
    input wire signed [DATA_WIDTH - 1 : 0] data_in,
    output reg signed [OUTPUT_WIDTH - 1 : 0] data_out
    );
    //移位寄存器链；存储当前与过去的输入样本
    reg signed [DATA_WIDTH-1:0] shift_reg [0:TAPS-1];//前面是每个元素的位宽，后面是一个数组及索引范围
    integer i;

    //FIR系数接收
    wire signed[COEFF_WIDTH-1:0] coeff_out;
    reg [$clog2(TAPS)-1:0] addr ;

    复制代码 
     fir_coeff_rom your_instance_name (
.clka(clk),    // input wire clka
.addra(addr),  // input wire [4 : 0] addra
.douta(coeff_out)  // output wire [15 : 0] douta

    );

    //乘法器(为了高时钟F加流水线级)，累加器,状态寄存器
    reg signed[OUTPUT_WIDTH-1:0] accumulator;
    reg signed[$clog2(TAPS):0] state;
    reg signed[OUTPUT_WIDTH-1:0]product_reg;
    reg signed[OUTPUT_WIDTH-1:0]mult_result;

    always@(posedge clk or posedge rst)
    if(rst)begin
    for(i=0; i<TAPS; i=i+1) shift_reg[i] <= 0;
    addr <= 0;
    accumulator <= 0;
    state <= 0;
    product_reg <= 0;
    data_out <=0;

    复制代码 
     end else begin
     case(state)
         0: begin
             for(i=TAPS-1; i>0; i=i-1)begin
                 shift_reg[i] <= shift_reg[i-1];
             end
             shift_reg[0] <= data_in;
             state <= 1;
         end

         default begin
             if(state <= TAPS) begin
             mult_result <= shift_reg[addr] * coeff_out;
             product_reg <= mult_result;
             accumulator <= accumulator + product_reg;
             addr <= addr + 1;
             state <= state + 1;
             end else begin
                 data_out <= accumulator;
                 state <= 0;
             end
         end
     endcase
 end

    endmodule

四、使用乘法器IP核进行硬件加速

虽然Verilog的 * 操作符在小位宽时综合工具可能能推断出乘法器，但对于16位或更大位宽，使用Xilinx专用的DSP Slice IP核 (Multiplier) 通常性能更好、资源利用更优、时序更容易满足。

修改 serial_fir.v 代码：

  1. 找到原来的乘法操作 shift_reg[addr] * coeff_out;

  2. 同时将原来的代码进行时序状态机优化，

  3. 替换为乘法器IP核实例化：

    `timescale 1ns / 1ps

    module serial_fir#(
    parameter DATA_WIDTH = 12,
    parameter OUTPUT_WIDTH = 28,
    parameter COEFF_WIDTH = 16,
    parameter TAPS = 32
    )(
    input wire clk,
    input wire rst,
    input wire signed [DATA_WIDTH - 1 : 0] data_in,
    output reg signed [OUTPUT_WIDTH - 1 : 0] data_out
    );
    // 移位寄存器链
    reg signed [DATA_WIDTH-1:0] shift_reg [0:TAPS-1];
    integer i;

    复制代码 
     // FIR系数接收
 wire signed [COEFF_WIDTH-1:0] coeff_out;
 reg [$clog2(TAPS)-1:0] addr;

 // 状态寄存器 - 需要覆盖0到TAPS+1状态
 reg [$clog2(TAPS+2):0] state; // 修正位宽

 // 乘法器、累加器相关
 reg signed [OUTPUT_WIDTH-1:0] accumulator;
 reg signed [OUTPUT_WIDTH-1:0] product_reg;
 wire signed [OUTPUT_WIDTH-1:0] mult_result; // 改为wire类型

 // 系数ROM
 fir_coeff_rom coeff_rom_inst (
     .clka(clk),
     .addra(addr),
     .douta(coeff_out)
 );

 // 乘法器IP核实例化
 signed_multiplier mult_inst (
     .CLK(clk),
     .A(shift_reg[addr]),
     .B(coeff_out),
     .P(mult_result)
 );

 // 状态定义
 localparam S_LOAD  = 0;   // 加载新样本
 localparam S_MULT  = 1;   // 启动乘法
 localparam S_ACC   = 2;   // 累加结果
 localparam S_OUTPUT = 3;  // 输出结果

 always @(posedge clk or posedge rst) begin
     if (rst) begin
         // 复位所有寄存器
         for (i = 0; i < TAPS; i = i + 1) shift_reg[i] <= 0;
         addr <= 0;
         accumulator <= 0;
         state <= S_LOAD;
         product_reg <= 0;
         data_out <= 0;
     end else begin
         case (state)
             S_LOAD: begin
                 // 移位寄存器更新
                 for (i = TAPS-1; i > 0; i = i - 1) begin
                     shift_reg[i] <= shift_reg[i-1];
                 end
                 shift_reg[0] <= data_in;
                 
                 // 初始化累加器和地址
                 accumulator <= 0;
                 addr <= 0;
                 
                 // 进入乘法状态
                 state <= S_MULT;
             end
             
             S_MULT: begin
                 // 启动乘法（结果将在下一周期出现在mult_result）
                 // 不需要直接赋值，乘法器IP会自动计算
                 
                 // 存储上一个乘法结果（如果有）
                 // 对于第一个抽头，product_reg为0
                 
                 // 进入累加状态
                 state <= S_ACC;
             end
             
             S_ACC: begin
                 // 累加前一个乘法结果
                 accumulator <= accumulator + product_reg;
                 
                 // 存储当前乘法结果（用于下一个抽头的累加）
                 product_reg <= mult_result;
                 
                 // 更新地址
                 addr <= addr + 1;
                 
                 // 判断是否完成所有抽头
                 if (addr < TAPS - 1) begin
                     state <= S_MULT; // 继续下一个抽头
                 end else begin
                     state <= S_OUTPUT; // 所有抽头处理完成
                 end
             end
             
             S_OUTPUT: begin
                 // 累加最后一个抽头的结果
                 accumulator <= accumulator + product_reg;
                 
                 // 输出最终结果
                 data_out <= accumulator;
                 
                 // 返回加载状态
                 state <= S_LOAD;
             end
         endcase
     end
 end

    endmodule

五、编写仿真文件查看波形

复制代码 
`timescale 1ns/1ps

module serial_fir_tb();

localparam DATA_WIDTH = 12;
localparam OUTPUT_WIDTH = 28;
localparam COEFF_WIDTH = 16;
localparam TAPS = 32;
localparam CLK_PERIOD = 10;

reg clk;
reg rst;
reg signed [DATA_WIDTH - 1 : 0] data_in;
wire signed [OUTPUT_WIDTH - 1 : 0] data_out ;

parameter FS_REAL = 100000;
parameter REAL_PERIOD = 1.0e9/FS_REAL;
integer t;
real time_val;
parameter freq1 = 5000;
parameter freq2 = 30000;
parameter pi = 3.1415926;
parameter amplitude = (1 << (DATA_WIDTH-1))-1;


//时钟生成
always #(CLK_PERIOD/2) clk = ~clk;

//实例化模块
serial_fir#(
     .DATA_WIDTH(DATA_WIDTH),
     .OUTPUT_WIDTH(OUTPUT_WIDTH),
     .COEFF_WIDTH(COEFF_WIDTH),
     .TAPS(TAPS)
) uut(
     .clk(clk),
     .rst(rst),
     .data_in(data_in),
     .data_out(data_out) 
);

//初始化
initial begin
     clk = 0;
     rst = 1;
     data_in = 0;

     #(CLK_PERIOD*2) rst = 0;

//测试1：单位冲击响应（验证滤波系数）
data_in = (1 << (DATA_WIDTH-2));
#(CLK_PERIOD);
data_in = 0;
#(CLK_PERIOD*(TAPS*10));


//测试2：混合频率信号（验证滤波效果）
//localparam FS_REAL = 100000.0;
//localparam REAL_PERIOD = 1.0e9 / FS_REAL;
//integer t;
//real time_val;
//real freq1 = 5000;
//real freq2 = 30000;
//real pi = 3.1415926;
//real amplitude = (1 << (DATA_WIDTH-1))-1;

for(t=0; t<500; t=t+1) begin
    time_val = t*(REAL_PERIOD/1.0e9);//第t个样本对应的实际时间s
    data_in = $rtoi(amplitude * (0.6 * $sin(2 * pi * freq1 * time_val) + 0.4 * $sin(2 * pi * freq2 * time_val)));
    
     $display("t = %d, time_val = %f, data_in = %d， data_out = %d", t, time_val, data_in, data_out);
    #(REAL_PERIOD);
end

//结束仿真
#(CLK_PERIOD*100);
$finish;

end

//波形记录
initial begin
    $dumpfile("waveform.vcd");
    $dumpvars(0,uut);
end

endmodule

仿真结果如下图所示：

六、MATLAB进行FFT分析

将生成的dumpfile文件复制到txt文档然后导入MATLAB进行FFT分析（一部分如下）

MATLAB代码如下：

Matlab 复制代码 
% FIR滤波器频谱分析完整代码
% 功能：读取数据文件，计算并绘制data_in和data_out的频谱，验证滤波效果

% --------------------------
% 1. 读取数据文件
% --------------------------
% 确保数据文件与当前MATLAB脚本在同一目录，或使用绝对路径
data_filename = 'fir_data_clean.txt';  % 数据文件名
data = load(data_filename);            % 读取空格分隔的纯数值文件

% 提取各列数据
t = data(:, 1);           % 时间索引
data_in = data(:, 2);     % 输入信号
data_out = data(:, 3);    % 输出信号

% 验证数据读取结果
fprintf('成功读取数据，共 %d 个样本\n', length(t));
fprintf('时间范围: t = %d 至 %d\n', t(1), t(end));

% --------------------------
% 2. 配置信号参数
% --------------------------
FS = 100000;              % 采样率 (Hz)，与仿真中的FS_REAL一致
N = length(data_in);      % 数据点数
Nyquist = FS / 2;         % 奈奎斯特频率 (Hz)

% --------------------------
% 3. 计算FFT并处理频谱
% --------------------------
% 对输入信号计算FFT
dc_in = mean(data_in);                   % 计算直流分量
fft_in = fft(data_in - dc_in);           % 去除直流分量后计算FFT
fft_mag_in = abs(fft_in) / N * 2;        % 幅度归一化（双边谱转单边谱）
fft_mag_in(1) = fft_mag_in(1) / 2;       % 修正直流分量幅度

% 对输出信号计算FFT
dc_out = mean(data_out);
fft_out = fft(data_out - dc_out);
fft_mag_out = abs(fft_out) / N * 2;
fft_mag_out(1) = fft_mag_out(1) / 2;

% 生成频率轴（单位：Hz）
freq = (0:N-1) * FS / N;

% --------------------------
% 4. 绘制时域波形
% --------------------------
figure('Name', '时域波形', 'Position', [100, 100, 1000, 600]);
subplot(2, 1, 1);
plot(t, data_in, 'b-', 'LineWidth', 1);
xlabel('时间索引 t');
ylabel('幅度');
title('输入信号 data_in 时域波形');
grid on;

subplot(2, 1, 2);
plot(t, data_out, 'r-', 'LineWidth', 1);
xlabel('时间索引 t');
ylabel('幅度');
title('输出信号 data_out 时域波形');
grid on;
sgtitle('时域波形对比');

% --------------------------
% 5. 绘制频谱图（0至奈奎斯特频率）
% --------------------------
figure('Name', '频谱对比', 'Position', [200, 200, 1000, 600]);

% 输入信号频谱
subplot(2, 1, 1);
plot(freq(1:N/2), fft_mag_in(1:N/2), 'b-', 'LineWidth', 1.2);
xlabel('频率 (Hz)');
ylabel('幅度');
title('data_in 频谱（5kHz + 30kHz 混合信号）');
grid on;
xlim([0, Nyquist]);  % 显示0至50kHz
hold on;
% 标记关键频率
plot([5000, 5000], ylim, 'r--', 'LineWidth', 1);    % 5kHz（目标保留频率）
plot([30000, 30000], ylim, 'g--', 'LineWidth', 1);  % 30kHz（目标衰减频率）
legend('信号幅度', '5kHz（通带）', '30kHz（阻带）', 'Location', 'best');

% 输出信号频谱
subplot(2, 1, 2);
plot(freq(1:N/2), fft_mag_out(1:N/2), 'r-', 'LineWidth', 1.2);
xlabel('频率 (Hz)');
ylabel('幅度');
title('data_out 频谱（滤波后）');
grid on;
xlim([0, Nyquist]);
hold on;
plot([5000, 5000], ylim, 'r--', 'LineWidth', 1);
plot([30000, 30000], ylim, 'g--', 'LineWidth', 1);
legend('信号幅度', '5kHz（通带）', '30kHz（阻带）', 'Location', 'best');

sgtitle('输入输出信号频谱对比');

% --------------------------
% 6. 定量分析关键频率成分
% --------------------------
% 查找5kHz附近的频率索引
[idx_5k, ~] = min(abs(freq - 5000));
mag_in_5k = fft_mag_in(idx_5k);    % 输入信号5kHz幅度
mag_out_5k = fft_mag_out(idx_5k);  % 输出信号5kHz幅度

% 查找30kHz附近的频率索引
[idx_30k, ~] = min(abs(freq - 30000));
mag_in_30k = fft_mag_in(idx_30k);  % 输入信号30kHz幅度
mag_out_30k = fft_mag_out(idx_30k);% 输出信号30kHz幅度

% 计算衰减比和增益
attenuation_ratio = mag_in_30k / mag_out_30k;  % 30kHz衰减倍数（越大越好）
gain_5k = mag_out_5k / mag_in_5k;              % 5kHz增益（应接近1）

% 打印分析结果
fprintf('\n===== 频谱定量分析结果 =====\n');
fprintf('5kHz信号幅度: 输入=%.2f, 输出=%.2f\n', mag_in_5k, mag_out_5k);
fprintf('30kHz信号幅度: 输入=%.2f, 输出=%.2f\n', mag_in_30k, mag_out_30k);
fprintf('30kHz衰减比: %.2f 倍（理想低通滤波器应远大于1）\n', attenuation_ratio);
fprintf('5kHz增益: %.2f（理想应接近1）\n', gain_5k);

% 判断滤波效果
if attenuation_ratio > 5 && gain_5k > 0.5
    fprintf('\n结论: 滤波效果符合预期，30kHz高频被有效衰减，5kHz低频保留良好。\n');
else
    fprintf('\n结论: 滤波效果不理想，需检查FIR滤波器系数或内部逻辑。\n');
end

从结果来看，滤波效果符合预期，原因如下：

1. 频谱分析

  • 输入频谱 ：data_in 在 5kHz 和 30kHz 处均有明显峰值，符合 "5kHz + 30kHz 混合信号" 的设计预期。
  • 输出频谱 ：data_out 仅保留了 5kHz 处的峰值，30kHz 处的峰值几乎完全被衰减，说明 FIR 滤波器成功实现了 "保留 5kHz 低频、衰减 30kHz 高频" 的低通滤波功能。

2. 结论

当前频谱结果表明，FIR 滤波器的滤波效果符合设计目标，30kHz 高频被有效抑制，5kHz 低频被完整保留。

后续改进方向：可向并行设计靠拢

相关推荐
熊猫钓鱼>_>5 分钟前
数据挖掘常用公开数据集
人工智能·数据挖掘
新智元14 分钟前
GPT-4o替代爹味GPT-5！奥特曼光速滑跪，OpenAI连夜回滚「赛博舔狗」
人工智能·openai
新智元14 分钟前
马斯克痛失xAI大将！Grok 4缔造者突然离职，长文曝最燃创业内幕
人工智能·openai
Dm_dotnet17 分钟前
如何更好地使用AI编程？
人工智能
FPGA_ADDA19 分钟前
基于 AMDXCVU47P HBM2 FPGA 的 2 路 100G 光纤 PCIe 高性能计算加速卡
fpga开发·vu47p·100g光纤pcie·高性能计算加速卡
点云SLAM1 小时前
25个自动化办公脚本合集（覆盖人工智能、数据处理、文档管理、图片处理、文件操作等）
人工智能·python·自动化·文件操作·自动化办公脚本·ai 聊天机器人·url 短链接生成器
巫婆理发2221 小时前
浅层神经网络
人工智能·深度学习·神经网络
liliangcsdn1 小时前
Mac M1探索AnythingLLM+SearXNG
人工智能·docker·云原生·eureka
未来之窗软件服务1 小时前
自建知识库，向量数据库 体系建设（二）之BERT 与.NET 8
人工智能·深度学习·bert·知识库·向量数据库·仙盟创梦ide·东方仙盟
Focusbe1 小时前
从0到1开发一个AI助手
前端·人工智能·面试
热门推荐
01UV安装并设置国内源022025最新国内服务器可用docker源仓库地址大全（2025年8月更新）03全球最强模型Grok4，国内已可免费使用！（附教程）04Qwen3-Coder 快速上手教程 | Qwen Code + Claude Code05TRAE Rules 实践：为项目配置 6A 工作流06KGG转MP3工具|非KGM文件|解密音频07GPT-5 使用限制与国内升级全攻略（免费 / Plus / Pro）【2025 最新】08[已解决]VSCode右键菜单消失恢复09Cursor 终端“卡死/无响应”问题的解法10OpenAI重返开源！GPT-OSS本地部署完全指南