如何做含有identify抓信号的fpga版本(image或者Bit)

在数字的FPGA debug中除了ila就是identify了,identify是synopsys公司的RTL级的调试工具。要用起来idetify,第一步就是要做出含有identify的信号的FPGA版本,quartus的是image,Ximlinx的是Bit或者Bin文件。具体有以下几步:

1.在synaplify的综合的时候打开identify的选项,也就是在synaplify.prj里面加命令如下:

2.在.idc里面加入你要观测的信号,格式如下:

重要的是指定抓的clk和深度以及信号,其实和ila差不多的。当然这种比较容易出错,不容易出错的是用界面去选信号:

a).打开synaplify,命令synplify_premier ,然后再打开工程文件.prj,这里面要有identify的文件,也就是要有图1的那两句话,你才能出现identify的标识,然后双击它,就会出现RTL的层级关系,如下图:

b).点击instrument->IICE->add IICE ,设置深度,抓取的clk后面再设置。

c).首先选取clk,看到有眼镜标志的信号才是可以抓取的,右击,选择Sample Clock。

d).接着选择信号,可以同时选择好几个,右击这个时候选择Sample and Triger,意思是既是信号又是可以当做触发来用的。最后点击保存,信号的文件idc就做好了。

e).如果说本来没有identify.idc的话,可以在output右击,选择new identify implementation.这时候图标变成identify的样子,然后再在output上面右击选择identify instrumentor。如下图。然后的步骤和上面一样。

相关推荐
水果里面有苹果3 小时前
1-FPGA的LUT理解
fpga开发
千宇宙航19 小时前
闲庭信步使用图像验证平台加速FPGA的开发:第二十七课——图像腐蚀的FPGA实现
图像处理·计算机视觉·fpga开发·图像腐蚀
小白到大佬1 天前
High Speed SelectIO Wizard ip使用记录
fpga开发·lvds·高速接口
嵌入式-老费1 天前
再谈fpga开发(fpga开发的几个特点)
fpga开发
范纹杉想快点毕业2 天前
基于C语言的Zynq SOC FPGA嵌入式裸机设计和开发教程
c语言·开发语言·数据库·嵌入式硬件·qt·fpga开发·嵌入式实时数据库
YONYON-R&D2 天前
LAYOUT 什么时候需要等长布线?
嵌入式硬件·fpga开发
我不是程序猿儿2 天前
【Servo】裸机还是RTOS驱动架构如何选?
驱动开发·fpga开发·架构·伺服驱动器·伺服
乌恩大侠2 天前
USRP X440
fpga开发
minglie12 天前
PetaLinux 使用技巧与缓存配置
fpga开发
青春猪头ic少年梦不到兔女郎师姐3 天前
软硬件协同仿真和验证的标准接口协议SCE-MI简介
fpga开发·uvm验证·软硬件协同仿真验证